Логарифмический усилитель
Патент 598091
Авторы
Классы МПК
Логарифмический усилитель
Иллюстрации
Реферат
СОюз Сов@тскнн
Соцмалмстнчесннн
Респубпнк (11) 598О9 1 (61) Дополнительное к авт. свнд-ву (22) Заявлено 09.01.76. (21) 31 ) 33/1р 0 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 15.03.78. Бюллетень ¹)О (45) Дата опубликования описания 21,02,"7Я (51) М. Кл.
6 0i! G 7/24
Н 03Р21/ 00
Государственник квинтет
Соввта Икннстрое СССР во делам иэвбрвтвннй и аткрытнй
P3) yÄÊ 62 1.375.02 т (088.8) (72) Авторы изобретения
С.Б. Квартерников и Ю. A. Мочалов (71) Заявитель (54) ИОГАРИФМИЧ ЕСКИЙ УСИЛ ИТЕЛ Ь
Изобретение относится к радиотехнике и может использоваться в различной измерительной аппаратуре, когда необходим отсчет результатов измерения в децибелах.
Известен логарифмический усилитель, содержаший делитель .входного;напряжения и дифференциальные. каскады, первые входы которых подключены к соответствующим отводам делителя входного напряжения (1.), Однако в известном усилителе выходной сигнал имеет недостаточно симметрическую форму при симметричном входном сигнале.
Величина несимметричной составляюшей выходного сигнала зависит от температуры.
Несимметричная форма выходного сигнала, приводит к появлению ошибки при измерении, причем величина этой ошибки изменяется с изменением амплитуды сигнала н температуры.
11елью изобретения является повышение стабильности, Для этого в предлагаемый логарифмический усилитЕль введены последовательно соединенные. фазоинвертор, выход которого подключен к входу делителя входного напряжения, и делитель напряжения, соответствуюшие отводы которого подключены к вторым входам дифференциальных каскадов, а также вычитатель, один вход которого подключен к первым выходам дифференциальных каскадов, а другой -к их вторым выходам.
На чертеже приведена структурная электрическая схема предложенного усилителя, Логарифмический усилитель содержит делитель 1 входного напряжения и диффкеренциальные каскады 2, первые входы которых подкпючены к соответствукицим отводам делителя 1, последовательно соединеные фазоинвертор 3, его выход подключен к входу делителя 1, и делитель 4 напряжения, соответствуюшне отводы которого подключены к вторым входам дифференциальных каскадов 2, а также вычита тель 5, один его вход под20 ключен к первым выходам дифференциальных каскадов 2, а другой — к их вторым выходам, Вход фазоннвертора 3 и выход вычитателя 5 являются соответственно входом и выходом усилителя, 25 Усилитель работает следующим образом, 598091
Составитель Г. Теплова
Техред Зс Чужик
Корректор С. Гарасиняк
Редактор Т. Янова
Заказ 1238/41 Тираж 826 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, Ж-35, Раушская наб., д. 4/5
Филиал ППП Патент, г. Ужгород, ул. Проектная, 4
Входной сигнал поступает на фазоинвертор 3, с выходоь которого противофазные напряжения подаются на входы делителей
1, 4, с их выходов сигналы поступают на дифференциальных каскадов 2. С синфазных выходов всех дифференциальных каскадов
2 сигналы поступают на вычитатель 5, где происходит вычитание сигналов, что ведет K взаимной компенсации несимметри чных составляющих выходных токов каждого дифференциального каскада 2 и, следовательно, к симметризации выходного сигнала.
Таким образом, выходной сигнал предложенного логарифмического усилителя имеет полностью симметричную форму, что обеспечивает уменьшение логрешности измерения фазы и температурную стабильность по фазе, кроме того, увеличивается динамический диапазон входных сигналов, что обусловленно сложением сийфазнык составляющих в вычитателе, Формула изобретении
Логарифмический усилитель, содержащий делитель входного напряжения и дифференциальные каскады, первые входы которых подключены к соответствующим отйодам делителя входного напряжении, о тл и ч а ю шийся тем, что, с целью повышения стабильности, в него введены последовательно соединенные фазоинвертор, выход которого подключен к входу делителя входного напряжения, и делитель напряжения, соответствующие отводы ко торого подключены к вторым входам дифференциальных каскадов, а также вычитатель, один вход которого подключен к первым выходам дифференциальных каскадов, а дру гой - к их вторым выходам.
Источники информации, принятые во вни20 мание при экспертизе
1. Патент США № 3739196, кл. 6066
7/24, 1073.