Дешифратор команд

Дешифратор команд

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

Оп ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДИИЛЬСТВУ (11) 598262 (6!) Дополнительное к авт. свид-ву (22) Заявлено04.10,74 (21)2069815/24 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.08.78. Бюллетень >¹ 11 (45) Дата опубликования описания 5.03,$$

2 (51) М. Кл.

Q 06 Р 5/02

Государственный комитет

Совета Министров СССР оо делам изооретений и открытий (53) УДК 681.32(088.8) Д. С. Ивенский II B. В. Пономарев (72) Авторы изобретения (71) Заявитель (54) ДЕШИФРАТОР КОМАНД!

Изобретение относится к вычислительной технике и может быть использовано для дешифрации информации в командных линия« связи.

Известен дешифратор двоичной информации, содержаший генератор хронирующи«импульсов, устройство син:«ронизации и специа iaiioe устройство для разрешения неопределенности фаз хронизатора (1J.

Недостатком этого устройства является наличие блока автономнои синхронизации и фазирования.

Наиболее близким те«ническим решением к предлагаемому изобретению является дешифратор команд, содержащий регистр сдвига, элементы И, ИЛИ, триггеры, дешифратор и реле времени, причем выходы разрядов реп1стра сдвига подключены к первым в«одам соответствующих элементов И, вторые входы элементов И четных разрядов подключены к единичному информационному в«оду четных разрядов, а вторые входы элементов Й нечетны« разрядов — к единичному информационному входу нечетных разрядов, выходы элементов И подключены к единичным входам соответствующих триггеров, выходы триггеров к соогветствуюшим входам дешифратора, выходы которого являются выходами дешифратора команд (2) . о !!едостатком этого устройства являетс1 невысокая достоверность переданной информацй1и из-за невозможности приема команд и старт — стопном режиме с сравнением переданного и отквитированного кодов, а также отсутствие кодового разделения информации, передаваемой по одному каналу связи R не<колько адресов.

Целью изобретения является повышение на дежности дешифратора и расширение его функ циональных возможностей.

1ц Поставленная пель достигается тем, гго дешифратор содержит логический блок vрпема стартовы« посылок, логический блок прие,1а посылок исполнения, логический блок форм;I рования сигнала исполнения. причем нулевой

Il единичный информационные входы четны« разрядов подключены соответственно к первому и второму в«одам блока приема стартовых посылок, а также первого элемента ИЛ11, нулевой и единичный информационные входы нечетны:«разрядов — соответственно к пер;-и вому и второму входам блока приема пось1лок исполнения. а также второго элемента ИЛИ, BbI«O3, BTOpOI эле. 1ента ИЛИ BO lid IIO IEIIbi первому установочном«вход«блока приема стартовы«посылок и первому синхронизируюшему входу регистра сдвига, выход первого 2ь элемента ИЛИ подключен к первому устано599262 вочному входу блока приема посылок исполнения и второму синхронизирующему входу регистра сдвига, выход блока приема стартовых посылок подключен к управляюшему входу регистра сдвига, выход блока приема посылок исполнения — к первому входу блока форми5 рования сигнала и:.:полнения, второй вход кс-орого подключен к Выходу последнего разряда регистра сдвига, первый выход блока формирования сигнала исполнения подключен к уп-. равляющему входу дешифратора и к входу реле времени, второй выход блока формирования сигнала исполнения и выход реле времени . рез третий элемент ИЛИ подключены к вторым установочным входам блоков приема стартовых посылок и посылок исполнения, а также к первому входу четвертого элемента ИЛИ, второй вход которого подключен к выходу установочного сигнала с блока приема стартовых посылок, а выход этого элемента ИЛИ подключен к установочному входу регистра сдвига и нулевым входам триггеров.

На чертеже представлена схема дешифра- 20 тора команд, соответствующая устройству для адресного приема 256 команд, передаваемых (тырехсимвольным кодом.

Дешифратор команд содержит нулевой вход 1 четных разрядов кода, единичный вход 2 че гных разрядов, нулевой вход 3 нечетных разрядов кода, единичный вход 4 нечетных разрядов, регистр 5 сдвига, элементы И 6 — 14, элементы ИЛИ 15 — 18, триггеры 19 — 27, дешифратор 28, реле 29 времени, логический блок 30 приема стартовых посылок, логический блок 31 приема посылок исполнения, логический блок 32 формирования сигнала исполнения.

Дешифратор команд работает следующим образом.

Каждая команда передается двенадцатью 5 кодовыми посылками, назначение которых и принадлежность к символам приведены в таблице. При этом пары символов для передачи нечетных бит кода команды обозначены буквой А (1А и OA), два других символа дгя передачи четных бит кода команды — буквой Б (15 и ОБ) ..

Стартовая кодовая группа посылок включает дешифратор команд: последовательностью 1Б — ОБ включается первый дешифратор, ОБ — 1Б — второй. Восемь последуюших g5 посылок передаются с чередованием символов А и 5, при этом их числовое значение соответствует двоичному коду команды. Одиннадцатая посылка служит для передачи разряда проверки на четность, если число единиц восьми информационных разрядов четно, то о эта посылка передается символом ОА, если нечетно — символом 1А. Последняя двенадцатая посылка разрешает исполнение команды (запись информации). Эта посылка принадлежит к группе символов А, но числовое значение ее обратно по отношению к одиннадцатой посылке, и выдается на дешифратор при поразрядном совпадении переданного до нее кода с кодом квитанции, Информация поступает на четыре входа: символы ОБ на нулевой вход 1 четных разря- 6О дов кода, 1 Б на единичный вход 2 четных разрядов, ОА на нулевой вход 3 нечетных разрядов кода, 1А на единичный вход 4 нечетных разрядов. Первая стартовая посылка поступает на вход логического блока 30 приема етарто ых посылок, где запоминается; при появлении на втором входе блока 30 следуюсцей (второй) стартовой посылки — непосредственно за первой — с выхода блока 30 выдается установочный сигнал, поступающий через элемент ИЛИ 18 на установочный вход регистра 5 и нулевые входы триггеров 19 — 27.

В это же время и до конца приема команды на управляющий вход регистра 5 подается пусковой сигнал, разрешающий прием регистром тактовых последовательностей А и Б («такт 1» и «такт 2») .

Если после первой стартовой посылки следует посылка индекса А (при сбое кода), то на установочный вход блока 30 поступит с выхода элемента ИЛИ 16 сигнал, отменяющий запоминание первой стартовой посылки; при этом с приемом второй стартовой посылки блок 30 выходные сигналы не выдает.

Пусковой сигнал с блока 30 отсутствует и в том случае, если информация предназначена для второго адреса. Тогда на данный дец.ифратор команд вначале поступит вторая стартовая посылка, которая запретит прием следующей посылки старта.

С приемом первой посылки символа А (первый разряд кода команды) через элемент ИЛИ !6 на первый синхронизируюший вход регистра сдвига поступает сигнал«такт 1», после которого на первом выходе регистра сдвига 5 появляется сигнал, поступающий на первый вход элемента И 10 нечетного (первого) разряда. Если первый разряд имеет значение единицы (посылка 1А), то на выходе элемента И 10 появится сигнал единицы, который поступит на единичный вход триггера 19 (фиксация первого разряда кода команды); если посылка первого разряда имеет нулевое значение (0A), то триггер 19 останется в нулевом состоянии. Кроме того, посылки символов А: (как единичного значения 1А, так и нулевого — ОА) запоминаются в блоке 31 приема посылок исполнения; этот блок принимает исходное состояние с приходом любой посылки четного разряда (1Б или 05! с элемента ИЛИ 15.

Вторая разрядная посылка кода команды (с имвол Б), сформировавшись элементом ИЛИ

15 в посылку «такт 2», произведет сдвиг регистра 5 (при этом появится сигнал на втором выходе регистра). Если значение второй разрядной посылки кода — !Б, то на выходе элемента И 6 четного (второго) разряда появится сигнал и триггер 20 зафиксирует наличие единицы во втором разряде кода команды.

Одновременно вторая разрядная посылка (и всех четных разрядов кода) будет поступать на вход логического блока 30 приема стартовых посылок и зацоминаться в нем; однако следующие за HHìè посылки нечетных разрядов (с индексом А) через элемент ИЛИ !6 будут возвращать блок 30 в исходное состояние.

599262 мощью дешифратора 28 преобразуется в выходную информацию устройства. Из выходов дешифратора 28 используются только те, которые соответствуют четному коду.

5 При любом одиночном сбое кода ни один пз используемых выходов дешифратора не возбуждается. Если на вход блока 32 поступает сигнал с выхода блока 31, по отсутствует сигнал с последнего (девятого) выхода регйстра 5 сдвига (что происходит при сбое кода), то команда не выдается, а появится сигнал на втором выходе блока 32, который через те же элементы ИЛИ 17, 18 вернет дешифратор команд в исходное положение.

Следовательно, команда не будет испол>s нена, если не соблюдается соответствие принятого кода заданной структуре, то есть если вместо чередования индексов А и Б в одном из разрядов кода запишутся в любой последовательности посылки одного буквенного индекса.

Применение предлагаемого дешифратора команд с использованием квитирования кода обеспечивает повышение достоверности передачи нн<рормации на четыре порядка в обьект, х дальних радиолиний связи (протяженностью до 300 тыс. км. и более) и адресное разделение информации, позволяющее передавать достоверную информацию по одному каналу связи в несколько адресов.

Буквенные значения M азн ачс.- е посылок № посылки кода

2

4

6

8

10

Б

Б

А

Б

А

Б

А

Б

А

А

Адрес старт

Восемь информацио ны: разрядов кода

Разряд проверки на четность

Исполнение команды

Формула изобретения

Дешифратор команд, содержащий регистр сдвига, элементы И, ИЛИ, триггеры, дешифратор и реле времени, причем выходы разрядов регистра сдвига подключены к первым входам соответствующих элементов И, вторые входы элементов И четных разрядов подключены в к,единичному информационному входу четных разрядов, а вторые входы элементов И нечетных разрядов — к единичному информационному входу нечетных разрядов, выходы элементов И подключены к единичным входам 5 соответствующих триггеров, выходы триггеров к соответствующим входам дешифратора, выходы которого являются выходами дешифратора команд, отличающийся тем, что, с целью повышения надежности дешифратора и расширения его функциональных возможностей, ьо

Аналогичным образом остальными разрядными посылками кода (см. таблицу) будет производиться сдвиг регистра 5 и фиксация следующих разрядов кода команды.

Одиннадцатая и двенадцатая посылки кода (символов А) запоминаются блоком 31. С приемом двенадцатой посылки (исполняющей команду) на выходе блока 31 появляется сигнал, который поступает на вход логического блока 32 формирования сигнала исполнения; если одновременно на втором входе блока 32 присутствует сигнал с последнего (девятого) выхода регистра 5, то на первом выходе блока 32 появляется сигнал исполнения команды, который подается на управляющий вход дешифратора 28, обеспечивая его запитку, и на реле времени 29.

На выходе реле 29 с необходимым запаздыванием образуется сигнал, который, пройдя через элемент ИЛИ 17, поступает на вторые установочные входы блоков 30, 31, возвращая их в исходное состояние. Кроме того, выходной сигнал с элемента ИЛИ 17 проходит через элемент ИЛИ 18 и устанавливает в исходное состояние регистр сдвига и триггеры, прекращая тем самым выдачу команды.

Таким образом, если структура кода, поступающего на дешифратор команд, соответствует таблице, то на триггерах 19 — 27 будет зафиксирован принятый код, который с поон содержит логический блок приема стартовых посылок, логический блок приема посылок исполнения, логический блок формирования c«гнала исполнения, причем нулевой и единичный информационные входы четных разрядов подключены соответственно к первому и второму входам блока приема стартовых посылок, а также первого элемента ИЛИ, нулевой и единичный информационные входы нечетных разрядов — соответственно к первому и второму входам блока приема посылок исполнения, а также второго элемента ИЛИ, выход второго элемента ИЛИ подключен к первому установочному входу блока приема стартовых посылок и первому синхронизирующему входу регистра сдвига, выход первого элемента ИЛИ подключен к первому установочному входу блока приема посылок исполнения и второ5)99262 (..оставитель В. Банков

Техред О. Луговая Корректор (. Гриценко

Тираж 826 Подписное

Редактор H. Х)<удова

Заказ 14 14138

11НИИПИ Гос)дарствси o

1 I 3035. Мо <.ви, iK-35, Ра)инская «;« ..b 4, 8

Филиал I I I I I I «! 1«тент», г. ) и< <ирод, у. <. I I p<)ef

b1,!OÊ !1ОДКЛ)ОЧЕН К l II PBB 1 10) ЦЕ:<< < ВХО1)Ргистр ) сдвиГа выхо.(0,10к;1 при(.;.! !!OCbi,тОК IIСПОЛНСННЯ вЂ”" К !iCPBOМ <: НХОД<< :. !01 а /OP:

Источники информации, принятые во внимание при экспертизе:

1. Патент США ЛЪ 3361973, кл. 328 — - 30, ! 968.

2. Патент Франции ЛЪ 2.070.655, кгк () 06 1) 7, 38, 1971.