Преобразователь напряжения в код

Преобразователь напряжения в код

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву .(22) ЗаявленО 18.03.76(21) 2334595/21 с присоединением заявки № (23) Приоритет (43) Опубликовано 250378. Бюллетень № 11 (51) М. Кл.

Н 03 К 13/17

Гоауднротаанный номнтат

0оаатн MNMNOTpos 000P но данам наобратвннй н отнрытнй (53) УДК 681. 325. 3 (088.8) (45) Дата опубликования описания 270278 (72) Авторы изобретения н.п.Вашкевич, Г.и.краснов, н.н. коннов и л.н.Ганков (71) Заявители (54) ПРЕОБРАЗОВАТЕЛЬ НАПРЯЖЕНИЯ В КОД

Изобретение относится к измерительной и вычиолительной технике и может быть использовано в различных информационно-измерительных системах

Известны преобразователи напряже- 5 ния в код параллельно-последователь.— ного уравновешивания, циклические, в которых в каждом такте преобразования параллельно определяются несколько разрядов цифрового кода, содержащие 10 дифференциальный усилитель, преобразователь напряжения в код, схемы сравнения, шифратор и регистры. В них размеры и положение шкалы эталонных напряжения (ШЭН) устанавливаются в 15 предположении, что эа время с момента предыдущего сравнения сигнала с ШЭН до момента текущего сравнения входной сигнал изменился незначительно 11) .

Однако в этих преобразователях на пряжение в код преобразуется в ограниченном частотном диапазоне. При расширении частотного диапазона преобразуемых сигналов в низ возрастают динамические погрешности.

Известен аналого-цифровой преобразователь параллельно-последовательного уравновешивания с масштабным преобразованием нескомпенсированной разности, состоящий из дифференциального усилителя, один вход которого соединен с входной клеммой устройства, другой вход — с выходом преобразователя кода в напряжение, третий вход — с выходом блока управления, блока сравнения, подключенного к выходу дифференциального усилителя, дешифратора, соединенного с выходом блока сравнения, клапанов и регистров (2j.

Дифференциальный усилитель выполнен с переменным коэффициентом усиления, величина М; которого определяется по тактам уравновешивания в соответствии с соотношением

j-1

1< М. = М- (m+1) =OL

i-1 где п — число схем сравнения; д — основание системы счисления

Процесс преобразования напряжения в код состоит из трех тактов, в каждом иэ. которых производится квантование сигнала на восемь уровней.

Однако такой преобразователь преобразует напряжения, изменяющиеся со скоростью, не превосходящей 0,5 кванта младшего разряда за время преобразования. По этой причине частотный диапазон преобразуемых им напряжений ограничен. При увеличении допустимой скорости изменения преобразующего сиг599349 нала в них возрастают динамические погрешности.

Цель изобретения — увеличение допустимой скорости изменения входного сигнала путем изменения коэффициента масштабного преобразования нескомпенсированной разности по тактам уравновешивания с тем, чтобы исключить выход преобразуемого сигнала из пределов шкалы эталонных напряжений.

Это достигается тем, что в преобразователь, содержащий дифференциальный усилитель с переменным коэффициентом усиления, один вход которого соединен с входной клеммой устройства, другой вход - с выходом преобразовате- 15 ля кода в напряжение, третий вход - с выходом блока управления, блок сравнения, подключенный к выходу дифференциального усилителя и к выходу блока управления, шифратор, соединенный с 29 выходами блока сравнения, клапаны и регистр одни входы которых соединены с выходами блока управления, другие входы регистра соединены с выходами клапанов, а выходы регистра соединены дз с входами преобразователя кода в напряжение, введены сумматор, элементы

ИЛИ, шины кода смещения шкалы и дополнительные клапаны, входы синхронизации которых соединены с выходами бло / ка управления, причем одни входы сум.— матора через дополнительные клапаны соединены с выходами шифратора, другие входы сумматора соединены соответственно с выходами одних элементов HJ1H} входы которых через соответствующие дополнительные клапаны соединены с выходами шифратора, входы младших разрядов сумматора через другие элементы

ИЛИ и дополнительные клапаны подключены к шинам кода смещения шкалы, а выходы сумматора через клапаны соединены с входами регистра.

На чертеже показана структурная схема предлагаемого преобразователя напряжения в код. 45

Преобразователь напряжения в код содержит дифференциальный усилитель

1, один вход которого соединен с входной клеммой устройства 2, другой вхофс выходом преобразователя кода в на- 50 пряжение 3, третий вход — с выходом блока управления 4. Дифференциальный усилитель. 1 выполнен с переменным коэффициентом усиления, величину М; которого определяют по тактам уравно- 88 вешивания 1 . в соответствии с соотношением Ф М М

1 " 1 21<-+ 1 где п — число схем сравнения;

k — допустимое приращение сигна1 ла на -м такте, стнесенное к величине кванта младшего разряда кода °

Устройство состоит также из блока сравнения 5, подключенного к выходу дифференциального усилителя 1 и к 66 выходу блока 4 управления, шифратора 6, соединенного с выходами блока 5 сравнения, клапанов 7 и регистра 8. Одни входы клапанов 7 и регистра 8 соединены с выходами блока 4 управления, другие входы. регистра 8 соединены с выходами клапанов 7, а выходы регистра 8 соединены с входами преобразователя 3 кода в напряжеуие.

Устройство снабжено также сумматором 9, дополнительными клапанами

l0„ 11, 12, 13 и 14, входы синхронизации которых соединены с выходами блока 4 управления, и элементы ИЛИ 15, 16, 17, 18, 19 и 20, Причем одни входы сумматора 9 через дополнительные клапаны 10 соединены с выходами шифратора б. Другие входы сумматора 9 соединены соответственно с выходами элементов ИЛИ 15, 16, 17, 18, 19 и 20, входы которых через соответствующие дополнительные клапаны 10, 11, 12 и

13 соединены с выходами шифратора б.

Входы младших разрядов сумматора 9 через дополнительные клапаны 14 и элементы ИЛИ 19 и 20 подключены в шинам кода смещения шкалы 21. Выходы сумматор 9 через клапаны 7 соединены с входами регистр 8..

Преобразователь напряжения в код работает следующим образом. По сигна-, лу блока 4 управления коэффициент усиления М дифференциального усилителя 1 устанавливается равным 1, затем регистр 8 сбрасывается в нуль, а в сумматор 9 заносится нуль. Далее в сумматор 9 через клапан 14 заносится код смещения шкалы, который вводится, чтобы исключить выход преобразуемого сигнала из диапазона шкалы эталонных напряжений на следующем такте уравновешивания. -После установления переходных процессов в преобразователь кода в напряжение 3 и дифференциальном усилителе 1 преобразуемое напряжение U поступает в блок 5 сравнения, где оно сравнивается с набором эталонных напряжений °

Результат сравнения фиксируется в блоке сравнения 5. По результату сравнения, указывающему на принадлежность преобразуемого напряжения 0, определенному кванту шкалы эталонных напряжений, шифратор 6 формирует двоичный код номера этого кванта. Затем двоичный код номера кванта подается через клапаны 10, на входы сумматора 9, который образует путем сложения с ранее занесенным кодом смещения шкалы код компенсирующего напряжения. Далее код компенсирующего напряжения через клапан 7 заносится в регистр 8. В соответствии с этим кодом преобразователь 3 вырабатывает компенсирующее напряжение О „ . На этом один такт уравновешивания преобразуемого напряжения Ux заканчивается.

599349

Во втором такте уравновешивания коэффициент усиления М„= 1 дифференциального усилителя 1 изменяется на M>,равный, например, 6. Разность

aU = U„- 0„ Усиливается в 6 раз и вновь постуйает на вход блока сравнения 5.

К1

По результату сравнения, зафиксированному в блоке сравнения 5, шифратор 6 формирует очередные три разряда двоичного кода преобразуемого.напряжения, которые через клапаны 11, элементы ИЛИ 15 и 16 поступают на входы сумматора 9,. содержимое которого предварительно изменено на величину смещения. шкалы. Двоичные коды, определенные на первом и втором тактах урав- 5 новешивания, суммируются в сумматоре

9 с перекрытием их в разрядах.

Далее двоичный код с выхода сумматора 9 через клапан 7 передается в регистр 8, сигналы с выхода которо- 20

rî инициируют выработку компенсирующего напряжениями„

Процесе определения очередных разрядов двоичного кода преобразуемого напряжения в третьем и в четвертом Qg тактах идет в последовательности, аналогичной описанной, с тем лишь отличием, что коэффициент усиления дифференциального усилителя 1 устанавливается равным Мз=М 4 = 6 4 24 и 8О

М4=М 2 = 24 2 .. 48. В четвертом такте код смещения шкалы на входы. сумматора 9 не подается, так как компенсирующее напряжение в нем не вырабатывается.

Увеличение допустимой скорости изменения входного сигнала при сохранении заданного уровня динамической погрешности в устройстве обеспечивается заданием условий работы, исключающих 40 выход преобразуемого напряжения вследствие его изменения в процессе преобразования иэ шкалы эталонных напряжений. формула изобретения

Преобразователь напряжений в код, содержащий дифференциальный усилитель с переменным коэффициентом усиления, один вход которого соединен с входной клеммой устройства, другой вход - с выходом преобразователя кода в напряжение, третий вход — c выходом блока управления, блок сравнения, подключенный к выходу дифференциального усилителя и к выходу блока управления, шифратор, соединенный с выходами блока сравнения, клапаны и регистр, одни входы которых соединены с выходами блока управления, другие входы регистра соединены с выходами клапанов, а выходы регистра соединены с входами преобразователя кода в напряжение, отличающийся тем, что, с целью увеличения допустимой скорости изменения входного сигнала, в него введены сумматор, элементы ИЛИ, шины кода смещения шкалы и дополнительные клапаны, входы синхронизации которых соединены с выходами блока управления, причем одни входы сумматора через дополнительные клапаны соединены с выходами шифратора, другие входы сумматора соединены соответственно с выходами одних элементов ИЛИ, входы которых через соответствующие дополнительные клапаны соединены с выходами шифратора, входы младших разрядов сумматора через другие элементы ИЛИ и дополнительные клапаны подключены к шинам кода смещения шкалы, а выходы сумматора через клапаны соединены с входами регистра.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

9 213616, М.кл. Н 03 Е 13/1?, 16.07.71.

2. ЦЛфровые электроиэмерительные приборы. Под ред. B.М.Шляндина, M., Энергия, 1972, с.298.

599349

Составитель Д.Голубович

P акто Т.З бкова Тех ед М.Келемеш . Ko екто Н.Ковалева

Заказ 1431/43 Тираж 1086 Подписное

ЦНИИПИ государственного комитета Совета Министров СССР по делам изобретений и открытий

113035 Москва Ж-35 Ра шская наб. . 4 5

Филиал ППП . Патент, г. Ужгород, ул. Проектная, 4