Решающий блок цифровой интегрирующей структуры

Решающий блок цифровой интегрирующей структуры

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ п11 600573

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 12.01.76 (21) 2313607/18-24 с присоединением заявки №вЂ”

Ь (51) М. Кл. С 06J 1/00

Совета Министров СССР ло делам изобретений и открытий (43) Опубликовано 30.03.78. Бюллетень ¹ 12 (45) Дата опубликования описания 21.04.78 (53) УДК 681.325(088.8) (72) Авторы изобретения

В. Ф. Гузик, Я. Б. Гинзбург, В. Б. Диомидов, Г. Н. Евтеев, Р. М. Крюков, А. В. Румянцев, А. А. Силантьев и Э. И. Яровой (71) Заявитель (54) РЕШАЮЩИЙ БЛОК ЦИФРОВОЙ ИНТЕГРИРУЮЩЕЙ

СТРУКТУРЫ

ГасУдаРствеииый комитет (23) Приоритет

Изобретение относится к вычислительной технике и предназначено для использования в цифровой интегрирующей структуре.

Известен решающий блок, содержащий сумматор входных приращений, сумматор подынтегральной функции, узел умножения, сумматор остатка интеграла, регистр остатка интеграла и узел выделения выходных приращений (1).

Недостатком известного устройства является низкое быстродействие.

Прототипом изобретения является устройство, содержащее сумматор входных приращений, сумматор подынтегральной функции, регистр хранения подынтегральной функции, узел умножения, сумматор остатка интеграла, регистр хранения остатка интеграла и узел выделения выходных приращений, причем выход сумматора входных приращений соединен с первым входом сумматора подынтегральной функции, выход которого соединен со входом регистра хранения подынтегральной функции и через узел умножения с первым входом сумматора остатка интеграла, выход которого подключен ко входу регистра хранения остатка интеграла и входу узла выделения выходных приращений (2).

Недостатком известного устройства является невозможность решения задач прогнозирования.

Целью изобретения является расширение функциональных возможностей за счет решения задач прогнозирования.

Это достигается тем, что в известное устройство введены дополнительный регистр хранения остатка интеграла, дополнительный регистр хранения подынтегральной функции, четыре элемента И и два элемента ИЛИ, причем выход сумматора подынтегральной функции через первый элемент И, дополнительный регистр хранения подынтегральной функции и второй элемент И соединен с первым входом первого элемента ИЛИ, второй вход которого подключен к выходу регистра хранения подынтегральной функции, а выход соединен со вторым входом сумматора подынтегральной функции, выход сумматора остатка интеграла через третий элемент И, дополнительный регистр хранения остатка интеграла и четвертый элемент И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом регистра хранения остатка интеграла, а выход подключен ко второму входу сумматора остатка интеграла.

Структурная схема решающего блока представлена на чертеже.

В состав решающего блока входят сумматор 1 входных приращений, сумматор 2

30 подынтегральной функции, регистр 3 хране600573

3 ния подынтегральной функции, дополнительный регистр 4 хранения подынтегральной функции, узел 5 умножения, сумматор 6 остатка интеграла, регистр 7 хранения остатка интеграла, дополнительный регистр 8 хранения остатка интеграла, узел 9 выделения выходных приращений, элементы И 10 — 13, элементы ИЛИ 14 и 15, шины связи 16 — 21 решающего блока.

Выход сумматора 1 входных приращений соединен со входом сумматора 2 подынтегральной функции, другой вход которого соединен с выходом элемента ИЛИ 14, входы которого соединены с выходами регистра 3 хранения подынтегральной функции и элемента И 11. Выход сумматора 2 подынтегральной функции соединен со входом регистра 3 хранения подынтегральной функции, второй вход которого соединен с шиной 21 стирания, входом элемента И 10 и входом узла 5 умножения, второй вход которого соединен с шиной 18 независимой переменной, Второй вход элемента И 10 соединен с шиной 19 потенциала записи, а выход — со входом дополнительного регистра 4 хранения подынтсгральной функции, выход которого соединен с шиной 20 потенциала считывания.

Выход узла 5 умножения соединен со входом сумматора 6 остатка интеграла, второй вход которого соединен с выходом элемента

15 ИЛИ, входы которого соединены с выходами регистра 7 хранения остатка интеграла и элемента И 13. Выход сумматора 6 остатка интеграла соединен со входом узла 9 выделения выходных приращений, входом регистра

7 хранения остатка интеграла, второй вход которого соединен с шиной 21 стирания, и входом элемента И 12, второй вход которого соединен с шиной 19 потенциала записи, а выход в со входом дополнительного регистра

8 хранения остатка интеграла, выход которого соединен со входом элемента И 13, второй вход которого соединен с шиной 20 потенциала считывания.

Выход узла 9 выделения выходных приращений соединен с шиной 17 выхода решающего блока.

Рассмотрим работу решающего блока.

Приращения подынтегральной функции поступают по шине 16 на входы сумматора 1 входных приращений. Сумма приращений, полученных в сумматоре 1, поступает на вход сумматора 2 подынтегральной функции, на второй вход которого поступает информация из регистра 3 хранения подынтегральной функции, проходящая через элемент ИЛИ 14, с выхода сумматора 2 приращения подынтегральной функции поступают в регистр 3 и на вход узла 5 умножения. Элемент И 10 закрыт. В узле 5 умножения образуется произведение значения подынтегральной функции на приращение независимой переменной, поступающей по шине 18, т. е. получается приращение интеграла, которое поступает на

4 вход сумматора 6 остатка интеграла. В сумматоре 6 происходит сложение полученного приращения интеграла с остатком интеграла, который хранится в регистре 7. Значение интеграла с выхода сумматора 6 поступает в регистр 7 хранения остатка интеграла и в узел 9 выделения выходных приращений, где происходит выделение приращений интеграла на шину 17 выхода решающего блока.

Если в решающем блоке, работающем в реальном масштабе времени, входная информация обрабатывается за время цикла т, которое определяется моментами поступления входных величин, то в предлагаемом решающем блоке эта информация будет обрабатываться за время т — — — — — —, где Т вЂ” время к т прогнозирования, Через промежуток времени т после начала очередного цикла по шине 19 подается потенциал записи, Элементы И 10 и

12 открываются, и вычисленные значения подынтегральной функции и остатка интеграла, соответствующие значениям этих величин к началу следующего цикла в реальном масштабе времени, записываются в дополнительные регистры 4 и 8 соответственно. Оставшийся промежуток времени т — т до окончания цикла решающий блок работает как прогнозирующее устройство, моделируя процесс в ускоренном масштабе времени.

По приходу следующей входной величины по шине 20 подается потенциал считывания, а по шине 21 — потенциал стирания. Прогнозируемая информация в регистрах 3 и 7 стирается. Элементы И 11 и 13 открываются, и хранимая в дополнительных регистрах 4 и 8 информация проходит через элементы ИЛИ

14 и 15 соответственно на суммирование. После считывания информации из регистров 4 и

8 потенциал считывания убирается, и весь процесс повторяется снова.

Построение специализированных цифровых интегрирующих машин, предназначенных для моделирования задач в реальном и ускоренном масштабе времени, на основе предлагаемого решающего блока работающую одновременно по двум каналам — каналу обработки информации в реальном масштабе времени и каналу прогнозирования, позволит вдвое сократить расход оборудования по сравнени1о с машинами, построенными на основе известных решающих блоков.

Формула изобретения

Решающий блок цифровой интегрирующей структуры, содержащий сумматор входных приращений, сумматор подынтегральной функции, регистр хранения подынтегральной функции, узел умножения, сумматор остатка интеграла, регистр хранения остатка интеграла и узел выделения выходных приращений, причем выход сумматора входных приращений соединен с первым входом сумматора подынтегральной функции, выход которого

600573

Составитель В. Тарасов

Техред А. Камышникова

Редактор Н. Ваничева

Корректоры: Н. Федорова и Е. Хмелева

Заказ 270/19 Изд. ¹ 338 Тираж 841 Подписное

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, K-35, Раушская наб., д. 4i5

Типография, пр. Сапунова, 2 соединен со входом регистра хранения подынтегральной функции и через узел умножения с первым входом сумматора остатка интеграла, выход которого подключен ко входу регистра хранения остатка интеграла и входу узла выделения выходных приращений, о тл и ч а ю шийся тем, что, с целью расширения функциональных возможностей за счет решения задач прогнозирования, в него введены дополнительный регистр хранения подынтегральной функции, дополнительный регистр хранения остатка интеграла, четыре элемента И и два элемента ИЛИ, причем выход сумматора подынтегральной функции через первый элемент И, дополнительный регистр хранения подынтегральной функции и второй элемент И соединен с первым входом первого элемента ИЛИ, второй вход котороro подключен к выходу регистра хранения подынтегральной функции, а выход соединен со вторым входом сумматора подынтегральной функции, выход сумматора остатка ин5 теграла через третий элемент И, дополнительный регистр хранения остатка интеграла и четвертый элемент И подключен к первому входу второго элемента ИЛИ, второй вход которого соединен с выходом регистра хране10 ния остатка интеграла, а выход подключен ко второму входу сумматора остатка интеграла.

Источники информации, принятые во внимание при экспертизе

15 1. Авторское свидетельство СССР № 418864, кл. G 06J 1/02, 1972.

2. Авторское свидетельство СССР № 410417, кл. G 06J 1/02, 1971.