Полусумматор на моп-дс транзисторах
Иллюстрации
Показать всеРеферат
(ц 600734
Союз Советских
Социалистических
Республик (61) Дополнительное к авт. свпд-ву (22) Заявлено 25.04.73 (21) 1913757г18-21 с присоединением заявки ¹â€” (23) Приоритет (43) Опубликовано 30.03.78. Бюллетень ¹ 12 (45) Дата опубликования опи; àíèÿ 1!.04.78 (51) М. Кл. - Н ОЗК 19,120
Государственный комитет
Совета Министров СССР по делам изобретений н открытий (53) УДК 681.325.65 (088.8) (72) Авторы изобретения
Б. М. Мансуров и В. И. Горячев (71) Заявитель (54) ПОЛУСУММАТОР HA МОП вЂ” ДС ТРАНЗИСТОРАХ
Изобретение относится к автоматике и вычислительной технике и предназначено для использования в арифметических устройствах.
Известные полусумматоры на ЧОП вЂ” ДС транзисторных логических элементах (1, 2) требуют оольшсго количества транзисторов.
1-1аиболее близким к изобретеншо является полусумматор (3), содержащий элемент
И вЂ” НЕ па МОП вЂ” ДС транзисторах. Однако такой полусумматор недостаточно надежен.
Целью изобретения является повышение надежности. Это достигается тем, что в полусумматор дополнительно введены две логические ячейки, каждая из которых выполнена на двух МОП вЂ” ДС транзисторах, причем точка соединения стока и истока транзисторов каждой логической ячейки подключена ко входам элемента И вЂ” НЕ, объсдинснныс затворы транзисторов каждой ячейки — к истоку транзистора n-типа другой логической ячейки и ко входу полусумматора, а стоки транзисторов р-типа обеих логических ячеек — к шинс питания.
Электрическая схема предлагаемого полусумматора приведена на чертеже.
Логическис ячейки 1 и 2 выполнены на
МОП вЂ” ДС транзисторах: вентильном и-транзисторе и блокирующем р-транзисторе. Сток и исток транзисторов в ячейках объединены и подключены ко входам элемента 3 И вЂ” НЕ.
Затворы транзисторов B каждой ячейке такжс объединены и подключены к истоку и-транзистора противоположной ячейки и к одному из двух входов Л и В полусумматора. Выходом полусумматора является выход S элемента
5 И вЂ” НЕ.
Если сигналы Л и В равны нулю, то открыты р-транзисторы в обеих ячейках, что приводит к отпиранию 11-транзисторов в элементе
И вЂ” НЕ и формированию сигнала S=0. При
10 комбинации сигналов А-В-1 отпираются итранзисторы в ячейках 1 и 2, что вызывает вновь отпирание гг-транзисторов в элементе
И вЂ” НЕ и формироьанис сигнала S=O. При
А =О, В=1, илп А =1, В=О отпирается толь15 ко один р-транзистор в ячейке 1 или 2. Соответственно открывается гг-транзистор в ячейке 2 пли 1, обеспечивая передачу сигнала О на один из входов элемента И вЂ” НЕ, что всгет к отпиранию одного из р-транзисторов
20 элемента И вЂ” HL и формировапшо на его выходе сш.нала S=1.
Полусумматор реализует функцшо 5=ЛВ+
+АВ и содержит 8 МОП-транзисторов, что существенно упрощает его схему и повышает надежность работы.
Фо.ìóëà изобретения
Полусумматор на МОП вЂ” ДС транзисторах, 30 содержащий элемент И вЂ” НЕ, о т л и ч а ю щ и й600734
Составитель В. Горелова
Реда, ор Н. Громова Тсхрсд H. Рыбкина 1;оррскторы: Е. Хмелева и Л. Орлова
Заказ 353/12 1 1зд. ¹ 325 Тираж 1087
11ПО Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, 7Ê-35, Раушская паб., д. 4/5
Подписное
Типография, пр. Сапунова, 2 ся тем, что, с целью повышения надежности полусумматора, в него дополнительно введены две логические ячейки, выполненные каждая на двух МОП вЂ” ДС транзисторах, причем общая точка соединения стока и истока транЗИСтОРОВ 1 ажДОЙ ЛОГИЧССКОЙ Ят1СЙКИ ПОДКЛ1Очена к входам элемента И вЂ” НЕ, объединенные затворы транзисторов каждой ячейки подключены к истоку транзистора и-типа другой логической ячейки и к входу полусумматора, а стоки транзисторов р-типа обеих логических ячеек подключсны к шине питания.
Источники информации, принятые во внимание при экспертизе
1. Букреев Н. И. и др, Микроэлектронные схемы цифровых устройств. «Советское радио», 1973, с. 39 — 45.
2. Алексеенко А. Г. Основы микросхемотехники. М., «Советское радио>, 1971, с. 49, рис. 2,3,13.
3. Вашев К.. А. и др. Цифровые интегральные схемы на МДП вЂ” транзисторах. М., «Советское радио», 1971, с. 274, рис. 7 — 16.