Многоразрядное суммирующее устройство

Многоразрядное суммирующее устройство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЙТИЛЬСТВУ (61) Дополнительное к авт. свид-ву (22} Заявлено 04..01.76 (21) 2310091/18-24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано1 5.04.78,Бюллетень № 14 (45) Дата опубликовании опнсаяия®,Q3.1@.

Союз Советских

Социалистических

Вес убпик (11) 60 2967 (51) М. Кл.

G 06 3 1/00

Государственный квмнтет

Совета Мнннвтрав СССР вв делам нзобретеннй н вткрытнй (53) УДК 681,34 (088.8) (72) Авторы изобретения

Ю. А. Кочкарев н В. П. Ратушняк

Таганрогский радиотехнический институт им. В. Д, Кщ мыкова (71) Заявитель (54) МНОРЭРАЗРЯЦНОЕ СУММИРЯОЩЕЕ УСТРОЙСТВО

Изобретение относится к аналоговой и гибридной вычислительной технике.

Известно устройство для суммирования и вычитания (1), содержащее решающий усилитель с входными резисторами и резистором в обратной связи, в котором каждое слагаемое представлено в виде. напряжения. Недостатком этого устройства является низкая точность вычислений.

Наиболее близким к изобретению по технической сущности является многоразрядное суммирующее устройство t2j, содержащее суммирующий усилитель с первым масштабным резистором обратной связи, выход которого через функциональный преобразователь соединен с выходом устройства, вход сумматора соединен з с выходами управляемых ключей, входы которых через соответствующие масштабные резисторы соединены с первой группой входов устройства, вторая группа входов которого соединена с управляющими входами управляемых 0 ключей.

Укаэанное устройство позволяет повысить точность, однако является сравнительно сложным.

Для упрощения конструкции при условии сохранения цифровой точности предлагаемое Ж

2 устройство содержит входные масштабные резисторы, генератор ортогональных сигналов, дополнительные управляемые ключи, запоминающие конденсаторы и дифференциальный усилитель со вторым масштабным резистором отрицательной обратной связи, инвертирующий вход которого через первый входной масштабный резистор соединен с выходом сумматора, а неинвертирующнй вход через второй дополнительный масштабный резистор соединен с выходом функционального преобразователя и через третий дополнительный масштабный резистор — с шиной нулевого потенциала, выход дифференциального усилителя подключен к входу первого дополнительного управляемого ключа, первый выход которого соединен с первым выходом второго дополнительного управляемого ключа и через первый запоминающий конденсатор подключен к шине нулевого потенциала, вторые выходы обоих дополнительных управляемых ключей через второй запоминающий конденсатор соединены с шиной нулевого потенциала, вход второго дополнительного управляемого ключа соединен через четвертый входной масштабный резистор с входом сумматора, управляющие входы дополнительных управляемых ключей подключены к выходу генератора ортогональных сигналов.

602967 той же задачи.

Формула изобретения

3 !! римеиеиие управляемых ключей необходимо для моделирования многоразрядных чисел н pH()flH÷åñêèìè сигналами, состоящими иэ отдельных ортогональных составляющих, каждая иэ которых моделирует отдельный разряд числа

В заявляемом устройстве принят базис, представляющий собой функции Хаара, причем функции имеют одинаковый ранг и взяты по абсолютной величине. Моделирование чисел сигналаь,и C ортогональными составляющими позволит существенно упростить решающую часть, вышеуказанный выбор ортогонального базиса приводит к уменьшению числа блоков переноса. В данном случае решающая часть состоит иэ одного решающего операционного усилителя, на котором суммируются (вычитаются) все разряды числа, а блок нормализации также состоит всего из одной схемы переноса, так как перенос заключается в сдвиге сигнала переноса на схеме задержки на интервал времени, равный длительности существования одной функции Хаара.

На фиг. I приведена структурная схема многоразрядного суммирующего устройства двух и-разрядных чисел; на фиг. 2 — графикй принятого ортогонального базиса функций; на фиг. 3 — характеристика функционального преобразователя блока переноса (нормализации).

Многоразрядное суммирующее устройство (фиг. I ) содержит суммирующий усилитель (сумматор) 1 с первым масштабным резистором обратной связи 2, выход которого через функциональный преобразователь 3 соединен с выходом устройства. Вход сумматора 1 соединен с выходами управляемых ключей 4 > — 4„, входы которых через соответствующие масштабные резисторы 5> — 5н соединены с первой группой входов 6 — 6 устройства. Вторая группа входов обозначена 7 — 7 .

Кроме этого, устройство содержит входные масштабные резисторы 8 — 11, дополнительные управляемые ключи 12 и 13,. запоминающие конденсаторы !4 — 15 и дифференциальный усилитель 16 со вторым масштабным резистором отрицательной обратной связи 17, генератор ортогональиых сигналов 18.

Устройство работает следующим образом.

На выходе сумматора l получается сумма входных сигналов {Х + Y) в ненормализованной форме, т.е. каждый разряд может иметь величину, превышающую основание системы счисления. Для нормализации результата к выходу сумматора 1 подключен функциональный преобразователь 3 и через масштабный резистор () инвертврующий вход дифференциального усилителя 16. Зависимость между напряжением нв входе и напряженнем на выходе функционального преобразователя, например, для двоичной системы счисления приведена на. фнг. 3. Сигналы XI и У! > Пропорциональные величинам разрядов слагаемых Х и У, подаются на резисторы 5 — 5д и затем с помощью ключей

4 — 4и преобразуются в ортогональные друг другу сигналы и суммируются на сумматоре I.

Сигнал с выхода сумматора l попадает на фуикпкоиальный преобразователь 3, который формирует нормализованный выход того разряда, который в данный момент приложен на ф вход преобразователя. Для двоичной системы счислении зависимость в относительных единицах между напряжением на выходе и входе приведена иа фиг. 3. Сигнал переноса П; из

i-го в i + I разряд формируется на дифференциальном усилителе 16 согласно выражению:

1в где C; — суммарный ненормализованный сигнал в i-ом разряде;

П;+ — перенос из i — I разряда;

В; — нормализованный сигнал в i-ом разряде;

Р— основание системы счисления.

15 Указанный сигнал должен быть задержан на время At (фиг. 2) и просуммирован со

° следующим разрядом. Задержка осуществляет-: ся с помощью управляемых ключей 13 и !2 и запоминающих конденсаторов 14, 15. Ключи 12, 13 управляются от генератора ортогональных сигналов 18 таким образом, что при переходе от одного разряда к другому ключи одновременно переключаются. При прохождении первого и.всех нечетных разрядов положение ключей указано на фиг. I. При прохождении первого разряда сигнал переноса П, запоминается на конденсаторе 14, а конденса-. тор !5 при этом разряжен. При прохождении второго разряда ключи переключаются и сигнал переноса П запоминается на конденсаторе 15, а сигнал П в это время считывается и через масштабный резистор 10 подается на вход сумматора I.

Ортогональный базис, приведенный на фиг. 2, соответствует .временному.разделению разрядов; что позволяет обойтись одним сумматором и одной схемой переноса на дифференциальном усилителе 16 для обработки всех разрядов многоразрядных слагаемых, что является главным преимуществом предлагаемого устройства. Если в- качестве единой формы существования информации во всей вычисли4в тельной машине будут приняты сигналы твкого вида, как получаются на выходе предлагаемого устройства, то оно может быть еще более упрощено. В этом случае отпадает необходимость в резисторах 5 и управляемых ключах 4. При этом сигналы, несущие информацию о.многоразрядных слагаемых Х и У, должны подаваться через. входные резисторы на суммирующую точку сумматора 1.

Кодирование разрядов слагаемых с помощью ортогоиальных сигналов существенно упрощает существующее устройство для решения

Многоразрядное суммирующее устройство, содержащее суммирующий усилитель с первым масштабным резистором обратной связи, выход которого через функциональный првобразователь соединен с выходом устройства, вход сумматора соединен с выходами управл емЫх клю- чей, входы которых через соответствующие мас602967 км

Составитель О. Сахаров

Техред О. Луговая Корректор П.Макаревич

Тираж 826 Подписное

Редактор Л. Бибер

Заказ 1855 46

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений н огк рити й

I 13035, Москва, Ж-35, Раушская наб., д. 4(5

Филиал ППП <Патент>, г. Ужгород, ул. Проектная, 4 штабные резисторы соединены с первой группой входов устройства, вторая группа входов которого соединена с управляющими входами управляемых ключей, отличающееся тем, что, с целью упрощения устройства, оно содержит входные, масштабные резисторы, генератор ортогональных сигналов, дополнительные управляемые ключи, запоминающие конденсаторы н дифференциальный усилитель со вторым масштабным резистором отрицательной обратной связи, ннвертирующий вход которого через первый входной масштабный резистор соединен с выходом. сумматора, а неинвертирующий вход через второй дополнительный масштабный резистор соединен с выходом .функционального преобразователя и через третий дополнительный масштабный резистор — с шиной нулевого потенциала, выход дифференциального усилителя подключен к входу первого дополнительного управляемого ключа, первый выход которого соединен с первым выходом второго дополнительного управляемого ключа н через первый запоминающий конденсатор подключеll к шине нулевого потенциала, вторые выходы обоих дополнительных управляемых ключей чеpea второй запоминающий конденсатор соединены с шиной -нулевого потенциала, вхЬд второго дополнительного управляемого ключа соединен через четвертый входной масштабный резистор с входом сумматора, управляющие входы дополнительных управляемых ключей подключены к выходу генератора ортогональных сигналов.

Источники информации, принятые во внимание при экспертизе:

1. Мишутин В. Г. и Проскурин Е. А. Анало1в гоцифравые, вычислительные процессоры. Киев, - !973, с. 20 —.27.

2. Авторское свидетельство СССР № 423! 32, кл. G 06 G 7/)4, 1974.