Цифровой селектор временного положения импульсов

Цифровой селектор временного положения импульсов

Иллюстрации

Показать все

Реферат

 

Сеоз Соватсииз

Сещлеяпстниасюа раси убяпн

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИ ВТВЛОСТЬУ (11) 603114 (Sl) Дополнительное к аат. сеид-ву (22) Заявлено 07.10.75 (21)2178033/18-21 (5%) М. Кл.

Н 03 К 5/20 с присоединением заявка ¹ (23) Приоритет

Гааум9ат®юлий аампйт

Оаата Мпиптрва ФР ю 4иян изэфифаиа ю ющнтий (43) Опубликовано 15.04.78. бюллетень ¹14 (53) УДК 621.375.3», (088,8) (45) Дате онубликовени» описании 23.03.78

А. М. Верешагин и А. М. Бочкарев (72) Авторы изобретения (71) Заявитель (54) ЦИФРОВОЙ СЕЛЕКТ ОР BPBMEHHOFO ПОЛОЖЕНИЯ

ИМПУЛЬС<И

Изобретение относится к. импульсной технике;

Известен пнфровой селектор временного положения импульсов, содвржааий триггер

Шмитта, формирователь имлулъсов, одновиб . б ратор„- задержки со сбросом, импульсный одновибратор, логический элемент И, счет чик импульсов, детектор. sa триггере Шмитта, одновибратор сброса и генератор стро» бируюпеис импульсов (1). 10

Данный селектор является сложным по своему вЪнюлнению, Наиболее близким но технической .суиъности к заявленному является селектор, содержащий уаравляемый элемент sanepa«», состоящий из счетчика и деяифратора, выходы которого подключены к. первым пло дам трехвходового и двухвхощпик о логических элементов И, вторые входы которых соединены с источником входного сигнала, а входы управляемого элемента задержка соединены с аыходом двухвходового логичен

«ого элемента И (21.

Данный селектор имеет недостаточную ширину полосы частот.

2

Яеиъи настоптего изобретении авлпетса раса арепие полосы рабочих частот. селектора.

Поставленная деиь достигаатсп тем, что в дифровой селектор временного положения импульсов введены умножлтель частоты, включенный между входами управпяемси о элемента задержлн ° блок управления, сос тояпний ws двухразрядюго счетчика, один вход которого соединен с выаодом логического енемента ИЛИ, триггера управления, подключенного через первый логический эпемвит .И r одному входу делителя частоты, выход иоторого coeaaaei через второй логический элемент И с "одним «з входов логического элемента ИЛИ, причем выход управляемого элемента задержки соединен с вторым входом лот;ического элемента

ИЛИ блока управления, третий ixog трах,внодовм о элемента И и: соответствующий вход управляемого элемента задержки соединены с выходом двухразрядного счетчика блока управлении, выход трехвходового элемента И соединен с входами делителя частоты. второго логического элемента И п с

603114 одним из входов триггера управпенияД а выход двухвкодового логическо -о элемента И соединен соответственно с входами двухразрядного счетчика, первого погического элемента И и с вторым входом триггера уп, 5 равления.

На чертеже приведена структурная электрическая схема предлагаемого сепектора.

Сепектор содержит умножитейь частоты N

1, управляемый элемент задержки 2, выполненный на счетчике и дешифраторе (на схеме не показаны), двухвходовый погичес кий элемент И 3, трехвходовый логический элемент И 4, блок управления 5, состоя-. И щий из двухразрядного счетчика 6, погического элемента ИЛИ 7, триггера управления 8, логических эпементов И 9, 10, делителя частоты, представпяюшего собой счетчик 11. На вход 12 подан сигнап измеряемой частоты:,, с выходов 13, 14 снимаются сигнапй опорной и измеритень ной частот J sf соответственно.

Принцип работы селектора заключается в спедуюшем. И

Частота п на входе 12 сепектора состоит из суммы частот j м f g ° Период частоты f О может дискретно изменяться с течением времени в 2, 4, 8, 16, 32 раз относительно номинального значения, 39 причем отношение остается постоян ным. На выходах 13 и 14 сепектора выде пяются частоты „н f g с соответственно увеличенными периодами,где

f — частота на входе 12 селектора; 35

О

- опорная частота, выделенная селекто

Ц

Poi4) — измерительная частота, выделенная г сепектором;

1 - период опорной частоты; 4О C - задержка между импульсом опорной и измеритепьной частот.

Управпяемый элемент задержки 2 представляет собой двоичный счетчик с дешиф: ратором, счетчик устанавливается в сос/ тояние О" импульсами частоты, . опор1 ный), на его счетный вход поступают импульсы с выхода умножитепя частоты 1. На выходы счетчика нагружен дешифратор, с выхода которого, снимаются стробы выбора 50 опорной и измерительной частот.

Емкость счетчика управляемого элемента задержки 2 и значение, коэффициента умножения умножителя частоты 1 определяют положение строба выбора измерительной частоты относительно опорной и длительность строба. Чем больше импульсов измерительной частоты расположено внутри периода опорной частоты, тем больше должен быть коэффициент умножения и емкость счетчика. На логических эпементах И 3, 4 выделяются импульсы опорной.f и измеря тельной частот.

Применение умножитепя частоты 1 в

Х схеме селектора позвопяет отношение — выл держать постоянным при изменении, частот на входе.

Умножитепь частоты 1, управпяемый элемент задержки 2, логический элемент

И 3 образуют замкнутый контур регулирования. Правипьная работа селектора обеспечивается в том случае, еспи на вход ум ножитепя частоты 1 поступают выдепенные импульсы опорной частоты.

Бпок управления 5 предназначен дпя формирования команд перестройки селеКтора в моменты егр включения и изменения частот на его входе.

Если период входной частоты селектора ,увеличивается,то со счетчика, входжцего в управляемый эпемент задержки 2, на вход установки в О" счетчика 6 бпока управце ния 5 через логический элемент ИЛИ 7 поступает сигнал переполнения. Счетчик 6 устанавливается в состоянии "0", а с его выхода на управпяюший вход элемента задержки 2 поступает команда перестройки селектора, при этом логический элемент И

4 закрывается, а на вход элемента 3 приходит постоянный разрешаюший потенциал.

Вход умножитепя частоты оказывается соединенным через элемент И 3 с входом селектора.

У счетчика 6 после пересчета двух импульсов, бпокируется счетный вход, и с уп" равпяемого элемента задержки 2 и с эпемента И 4 снимается команда перестройки.

На участке входного сигнапа, свобадчого m импульсов измерительной частоты, сепектор перестраивается на новое значение входного сигнапа по частоте.

Импульсы измерительной частоты на входе селектора поступают пачками.

Критерием правильной селекции является также наличие На выходе частоты f селектора не более пяти импупьсов в пачке за период ча .тоты

Триггер управления 8 устанавливается в состояние "1 импульсами частоты f и сбрасывается в " О" импульсами частоты, которые одновременно поступают на счетный вход делителя 11. Если сепектор работает правильно, то через элемент И 8 делитель 11 устанавливается в "0", при нарушении работы сепектора на счетный вход делителя 11 проходит бопее пяти импульсов частоты,г и с его выхода сиг нап переполнения через элементы И 10 и

ИЛИ 7!проходит на установку в 0 счет6О3114

S чика 6, который выдает команду перестройки селектора.

В пропессе перестройка селектора при умейьшении нпн увеличенйи, частоты на его входе теряются дпя обработки не более одной пачки измерительных импульсов, Формула изобретения цифровой селектор временного попожения импульсов, содержаший :управпяемый эпемент задержки, состояший, например, иэ счетчика н дешнфратс а, выходы которого подключены к входам трехвходового и двухвходового погическик эпементов И, вторые . входы которых соединены с источником входного сигнала, а один нэ входов уйравпяемого епемеита задержки соединен с выходом двухвходового, лог пчелиного эпемента И, отпнч.аюшнйся тем,что,с пенью расширения поносы рабочих частот, в него введены умножнтепь частоты, включенный между входами управляемого элемента вадержки и блок управления,состоящий нэ nsyx«« ваэрядного счетчика, один вход которого соединен с выходом погического зпемента

ИЛИ, триггера управления, подключенного через первый погический эпемент И к одному входу делителя частоты, выход которого соединен через второй логический элемент И с одним из входов логического эпемента ИЛИ, причем выход управляемого элемента задержки соединен с вторым входом пог ического элемента ИЛИ блока управления, третий вход;трехвходового элемента И н соответствуюший вход упр авля е мого эпе мент а задержки соединены-с выходом двухразрядного счет» чиха бпока управления, выход трехвходовсt. го элемента И соединен с входами делитепя частоты, второго логического элемента

И и с одним входом триггера блока упрвопения, а выход двухвходового эпемента И соединен соответственно с входами двухразрядного счетчика, первого логического эпемента И и вторым входом триггера управпення.

Источники информации, принятые во внимание нрн экспертизе:

1. Патент США № 382.5.842, кл. 328-138, 23.07,74.

2. Тнмахов О, Н. н др. Селекторы нмнущсов, 1966„с. 32-37. HH ПИ Заказ 1875/54

Тираж 1086 Подн атент, г Ужгород, ул. Проектная. 4