Гибридный вычислительный комплекс

Гибридный вычислительный комплекс

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е ()6оз97е

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЮТИЛЬСТВУ (61) Дополнительное к авт. свид-ву(22) Заявлено 08.11.75(21) 2186055/24 (51) М. Кл, Гл 06 3 1/00 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.04. 7&Бюллетень Ме15 (45) Дата опубликования описания 10.0 7Â

Гасударстаеиный комитет

Совета Министров СССР оо делам изаоретеиий и открытий (53) УДК 681.325 (088. 8) (72) Авторы изобретения

И, П. Мышкин и К. 5. Норкин (71) Заявитель (54) ГИБРИД)-! ЫЙ ВЫЧИСЛИТЕЛЬ!!ЫИ КОМПЛЕКС

Изобретение относится к области вычислительной техники и может быть использовано для решения в функциональных пространствах таких задач, как вариационные задачи с обычными частными производными, задачи идентификации и т. д.

Известен гибридный вычислительный комплекс, предназначенный для реализации итерационных процессов в конечномерных пространствах, например, целенаправленный подбор параметров (коэффициентов) систем обыкновенных дифференциальных уравнений, минимизация функций многих переменных и т. д. (1).

Наиболее близким по технической сущности к предложенному является гибридный вычислительный комплекс, предназначенный для организации комплекса функций с заданными свойствами, содержащий программное устройство, синхронизирующие входы-выходы которого соединены с входами-выходами синхронизатора, информационные входы-выходы программного устройства соединены с информационными входами-выходами генератора режимов, управляющие входы-выходы которого соединены с управляющими входами-выходами блока управления, группа входов которого соединена с первой группой выходов коммутационной матрицы, вход которой через

2 первый запоминающий блок подключен к первому выходу программного устройства, второй выход которого соединен через второй запоминающий блок, первую группу управляющих ключей и аналоговую вычислителbíóþ машину с первой группой входов коммутационной матрицы, вторая группа входов которой через управляемый функциональный преобразователь соединена с третьим выходом программного устройства и первым входом блока исходных !

О данных, второй вход которого соединен с информационным выходом генератора режимов, а выходы блока исходных данных подключены к третьей группе входов коммутационной матрицы (2) .

Однако этот комплекс не приспособлен для организации итерационных процессов в функциональных пространствах, что является существенным его недостатком и исключает возможность решения на комплексе многих важных задач (неклассические вариационные задачи с обычными и частными производными, задачи идентификации и т. д.).

Целью изобретения является повышение быстродействия гибридного вычислительного комплекса.

Это достигается тем, что в предложенный

2Е гибридный вычислительный комплекс дополни603976

60 тельно введены оперативное запоминающее устройство, вторая группа управляющих ключей, формирователь управляющих напряжений, третий и четвертый запоминающие блоки, причем четвертый выход программного устройства через третий запоминающий блок и формирователь управляющих напряжений соединен с первой группой входов оперативного запоминающего устройства, вторая группа входов которого подключена к группе выходов генератора режимов, третья группа входов оперативного запоминающего устройства подключена ко второй группе выходов коммутационной матрицы, информационный вход оперативного запоминающего устройства через вторую группу управляющих ключей и четвертый запоминающий блок соединен с. выходом блока управления, а группа выходов оперативного запоминающего устройства подключена к четвертой группе входов коммутационной матрицы.

На чертеже представлена структурная схема предложенного гибридного вычислительного комплекса

Гибридный вычислительный комплекс состоит из аналоговой вычислительной машины 1, блока управления 2, генератора режимов 3, программного устройства 4, блока исходных данных 5, синхронизатора 6, управляемого функционального преобразователя 7, запоминающих блоков 8 — 11, групп 12 и 13 управляющих ключей, коммутационной матрицы 14, оперативного запоминающего устройства 15 и фор мирователя управляющих напряжений 16.

Аналоговая вычислительная машина 1 служит для реализации вычислительных операций и операторов. Входы и выходы решающих.элементов машины 1 могут быть соединены между собой, а также с другими источниками и потребителями информации посредством коммутационной матрицы 14. Режимы работы решающих элементов машины 1 определяются состояниями управляющих ключей группы 12. Блок 2 управления служит для организации процесса решения задачи, а также синхронизации работы всех блоков и устройств комплекса. Генератор 3 режимов устанавливает различные режимы (такты) работы комплекса. Установлены четыре такта работы комплекса: контроль, анализ — 1, анализ — 2 и проба. В такте анализ — 2 генератор 3 вырабатывает импульсы раздельного считывания для устройства 15.

Программное устройство 4 служит для осуществления заданной программы вычислений.

Для этого оно вырабатывает четыре серии команд. Четыре команды (по одной из каждой серии), существующие одновременно, полностью обеспечивают реализацию вычислительной операции или оператора на данном шаге.

Первая команда (т. е. команда из первой серии) определяет исходные данные для выполнения вычислительной операции, вторая команда — состояние решающих элементов машины

1, третья команда — состояние коммутационной матрицы 14, т.е. соединения решающих элементов машины 1 между собой и с другими источниками и потребителями информации комплекса, четвертая команда — режимы работы опера тивного запоминающего устройства 5 (запись или считывание, запись и считывание в прямом и обратном направлениях изменения аргумента функции и т. д.) ..

Блок 5 исходных предназначен для задания исходных числовых данных, синхронизатор 6 — для отсчета временных интервалов существования команд программного устройства 4. Управляемый функциональный преобразователь 7 служит для задания переменных коэффициентов, а также начальных приближений подбираемых функций. Запоминающий блок 8 хранит коды состояний управляющих ключей группы 12, которые они должны после довательно принять в соответствии с последовательностью команд второй серии. Вызов кодов из блока 8 параллельно-последовательный (параллельный потому, что каждая команда считывает сразу целую страницу кодов, определяющую состояние всех ключей группы 12 одновременно, а последовательный потому, что страницы считываются последовательно во времени). Аналогично запоминающий блок 9 служит для хранения кодов состояний коммутационной матрицы 14, считывание которых производится командами из третьей серии, запоминающий блок 10 — для хранения кодов состояний управляющих ключей группы 13, считывание которых производится командами блока 2, и запоминаюгций блок 11 — для хранения кодов управляющих напряжений формирователя

16, считывание которых производится командами из четвертой серии.

Управляющие ключи группы 12 предназначены для задания режимов работы решающих элементов машины 1, а управляющие ключи

13 — для задания длины каналов (количество разрядов накопителей), погрешности запоминания, соединений входов и выходов каналов с входными и выходными зажимами устройства

15 и т. д. Оперативное запоминающее устройство 15 служит для хранения и последующего воспроизведения функций. Устройство 15 обес. печивает запись и считывание в прямом и обратном направлениях изменения аргумента функций, а также — считывание с реверсом направления изменения аргумента. Оно обеспечивает также считывание высшими тактовыми импульсами. Формирователь 16 управляющих на пряжений предназначен для выработки по каждой команде из четвертой серии вектора напряжений определяющего режимы работы устройства 15, т. е. виды операций, которые должно выполнять устройство 15 по данной команде.

Предложенный комплекс работает следующим образом.

Перед запуском комплекса выполняют подготовительные работы по первому этапу . Кроме заданий исходной функции и числовых данных происходит также заполнение кодами запоминающих блоков 8 — 11. Одновременно с заполнением происходит установление взаимно однозначных соответствий между страницами записанных кодов и командами из соответствующих серий. Можно сказать, что на этом этапе

603976 10

Формула изобретения происходит настройка комплекса для работы по описанному алгоритму.

После запуска комплекса первым наступает такт анализ — 2. В этом такте происходит подготовка комплекса непосредственно к решению задачи (установка начальных условий интегрирования, подготовка каналов запоминающего устройства 15 к записи функций и т. д.).

3а тактом анализ-2 следует такт проба.

В этом такте все управление передается программному устройству 4, которое начинает выполнять этапы 2 — 4 алгоритма. Устройство

4 при помощи блоков 8 — 11 последовательно набирает различные сочетания и взаимосоединения решающих элементов машины 1. Каждое сочетание элементов (элементарная машина) выполняет строго определенную операцию.

Осуществив всю программу вычислений, устройство 4 передает управление обратно блоку 2. Блок 2 переводит комплекс в такт контроль. В этом такте проверяется отсутствие сбоев машины, если все -нормально, комплекс переводится в такт анализ-1. В такте анализ-1 блок 2управления получает и анализирует результаты работы такта проба. Если очередное приближение находится в заданной окрестности. экстремали, работа прекращается, а если нет, блок 2 готовит новые данные, и комплекс повторяет снова весь цикл работы.

Наличие в составе гибридного комплекса оперативного запоминающего устройства выгодно отличает его от известного, так как он, обладая высоким быстродействием,. практически успешно может конкурировать.с ЦВМ при решении задач в функциональных пространствах, при этом значительно уступая им в стоимости.

Гибридный вычислительный комплекс, содержащий программное устройство, синхронизирующие входы-выходы которого соединены с входами-выходами синхронизатора, информационные входы-выходы программного устройства соединены с информационными входами-выходами генератора режимов, управляющие входы-выходы которого соединены с управ15

40 ляющими входами-выходами блока управления, группа входов которого соединена с первой группой выходов коммутационной матрицы, вход которой через первый запоминающий блок подключен к первому выходу программного устройства, второй выход которого соединен через второй запоминающий блок, первую группу уп- равляющих ключей и аналоговую вычислительную машину с первой группой входов коммутационной матрицы, вторая группа входов которой через управляемый функциональный преобразователь соединена с третьим выходом программного устройства и первым входом блока исходных данных, второй вход которого соединен с информационным выходом генератора режимов, а выходы блока исходных данных подключены к третьей группе входов коммутационной матрицы, отличающийся тем, что, с целью повышения быстродействия, в него дополнительно введены оперативное запоминающее устройство, вторая группа управляющих ключей, формирователь управляющих напряжений, третий и четвертый запоминающие блоки, причем четвертый выход программного устройства через третий запоминающий блок и формирователь управляющих напряжений соединен с первой группой вхо, ц в оперативного запоминающего устройства, вторая группа входов которого подключена к группе выходов генератора режимов, третья группа входов оперативного запоминающего устройства подключена ко второй группе выходов коммутационной матрицы, информационный вход оперативного запоминающего устройства через вторую группу управляющих ключей и четвертый запоминающий блок соединен с выходом блока управления, а группа выходов оперативного запоминающего устройства подключена к четвертой группе входов коммутационной матрицы.

Источники информации, принятые во внимание при экспертизе:

1. Беки, Карплюс. Теория и применение гибридных вычислительных систем, M., «Мир», 1969, с. 350.

2. Норкин К. Б. Структура универсальной итеррационной гибридной вычислительной машины на унитарной основе, М., «Предпринт», 1973, с. 18.

603976

Составитель В. Тарасов

Техред О. Луговая Корректор Н. Тупица

Тираж 826 Подписное

Редактор В. Гончуков

Заказ 2089 40

ЦНИИПИ Государственного комитета Совета Министров С(СР по делам изобретений и открытий

I 13035, Москва, Ж-35, Раугнская наб. д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная, 4