-разрядный паралельный сумматор

-разрядный паралельный сумматор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советскки

Социалистических

Респубттик (ll} áÎ3991 (61) Дополнительное к авт. свид-ву (22) Заявлено 040676 (2I) 2368131/18-24 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 25.04.78.61оллетень № 15 (51) М. Кл.

6. 06 7 7/50

Гевцаратевииые иометет

6вввта Миииотрое GGGP ие аеиам изоервтвиий и отирытиа (53) УДК

681 ° 325.8(088.8) (45) Дата опубликования описания 180478 (72) / вторы

Ю.С. Каневский, Б.А. Некрасов, В.В. Опрышко, О.A. Федотов изобретения и Б,П. Хижинский (71) ЗаяянтЕЛЬ Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) 1)-РАЗРЯДНЫЙ ПАРАЛЛЕЛЬНЫЙ СУММАТОР

Изобретение относится к вычислительНой технике и может быть использовано в арифметических устройствах ЦВМ и специализированных вычислительных маШинах большой производительности. 5

Известен многоступенчатый сумматор накапливающего типа с сохранением переноса, состоящий из нескольких сумматоров с сохранением переноса, соединенных в структуру, которая допускает сум- 10 мирование множества многоразрядных чисел (1).

Недостатком такого сумматора являются значительные аппаратурные затраты. 15

Известен параллельный двоичный сумматор накапливающего типа, содержащий триггера, элементы задержки и входную логику, формирующую сигналы сдвига нужных разрядов (2j . ЯО

Такой сумматор имеет низкое быстро» действие.

Прототипом изобретения является X-разрядный параллельный сумматор, содержащий входные и выходные шины, И одноразрядных сумматоров, элементы задержки, причем .первый вход одноразрядного сумматора i -го разряда (1 = 1,, M) подключен к соответствующей входной шине через (i — 1) элементов задержки, ®» выход суммы этого одноразрядного сумматора подключен к соответствующей выходной шине через (м-1 )элементов задержки, выход переноса каждого одноразрядного сумматора i-ro разряда через элемент задержки подключен ко входу переноса одноразрядного сумматора (i +1)-га разряда (3).

В этом сумматоре необходимо использовать блок сдвига числа и блок промежуточной памяти, составляющие около 35% оборудования всего устройства.

Кроме того, производительность сум- . матора,когда число слагаемых m близко к М, например тп =14, число тактов необходимых на обработку одного слагаемого, не может быть меньше (1+ (о Я ).

Целью изобретения является упрощение сумматора и повышения его быстродействия.

Достигается она тем, что в каждый разряд И -разрядного, параллельного сумматора введен элемент И и элемент задержки, причем выход суммы каждого одноразрядного сумматора 1 -ro разря. да через элемент задержки подключен к первому входу элемента И, выход которого подключен ко второму входу одноразрядного сумматора этого же разряда, а второй вход этого же элемента И лод603991 ключен к выходу введенного элемента задержки этого разряда, выход которого подключен ко входу введенного элемента задержки ((. +1)-го разряда, а вход— к выходу введенного элемента задержки ((-1)-rc разряда, вход введенного элемента задержки первого разряда подключен к шине запрета формирования суммы °

На чертеже дана функциональная схема нятиразрядного параллельного сум- О матора.

Входные и выходные шины 1 и 2 сумматора через последовательно соединенные элементы 3 задержки подключены к одному иэ входов и выходу суммы, соответственно, каждого одноразрядного сум- матора 4. Выход переноса каждого (-го одноразрядного сумматора 4 соединен через элемент 5 задержки (такой что сигнал на его выходе появляется через .время Т, равное интервалу подачи слагаемых на входные шины) со входом переноса (i +1)-го одноразрядного сумматора 4. Выход суммы каждого > -го одноразрядного сумматора 4 через элемент б задержки (такой, что сигнал на 25 его выходе появляется также через время C ) элемент И 7, второй вход которого через последовательно соединенные элементы 8 задержки подключены к шине 9 запрета формирования суммы. 30

В исходном положении на входных шинах 1 присутствуют нулевые сигналы.

В процессе суммирования на входные шины 1 через интервалы времени, равные C, подаются суммирующие числа. Через время г первый разряд первого слагаемого пройдет через сумматор 4 первого разряда, элемент 6 задержки и элемент 7 первого разряда и попадает на второй вход сумматора 4 первого разряда. B это же время т на входные шины подается второе слагаемое.

В следующем такте (2Т ) происходит суммирование в сумматоре 4 первого разряда первых разрядов первого и второго слагаемых и сумма их через элемент 6 45 задержки и.элемент И 7 первого разряда, поступит на второй вход сумматора 4 первого разряда. В это же время (2V ) второй разряд г ервого слагаемого, пройдя через элемент 3 задержки, сумматор 4 второго ряда, элемент б задержки и элемент И 7 второго разряда поступит на второй вход сумматора 4 второго разряда. Перенос, сформированный при суммировании первых разрядов, через эле- 55 мент 5 задержки поступит на вход переноса сумматора 4 второго разряда; второй разряд второго слагаемого, пройдя элемент 3 задержки, попадет на,.ервый вход сумматора 4 второго разряда.. 60

В последующем такте (3 Г ) происходит суммирование первых разрядов суммы предыдущих двух слагаемых н третьего слагаемого,. поданного на входные шины,суммнроэани» этпрых разрядов первых двух слагаемых с учетом переноса сформированного при суммированнии первых разрядов эТих же слагаемых,В это же время (3 C ) полученные суммы поступают соответственно через элемент б задержки и элемент И 7 первого разряда на второй вход сумматора 4 первого разряда; через элемент б задержки и элемент И второго разряда на второй вход сумматора 4 второго разряда. Перенос, сформированный в сумматоре 4 первого разряда, пройдя через элемент задержки 5, поступит на вход переноса сумматора 4 второго разряда, а перенос, сформированный сумматором второго разряда 4, через элемент задержки 5 — на вход переноса сумматора 4 третьего разряда. В этот же момент времени (3 Г )третий разряд первого слагаемого, пройдя два элемента задержки

3, сумматор 4 третьего разряда, элемент 6 задержки, элемент И 7 третьего разряда, попадет на второй вход сумматора 4 третьего разряда, а на первый вход этого же сумматора, пройдя два элемента задержки 3 поступит третий разряд второго слагаемого; на первый вход сумматора 4 второго разряда, пройдя элемент задержки 3 поступит второй разряд третьего слагаемого, а на входные шины подается четвертое слагаемое.

Таким образом, в каждом последующем такте, происходит суммирование

-х разрядов результата от сложения (л- К ) слагаемых, где к=m, m-i, . - °

3,2,1, и (m- М 1 )-го слагаемого.

Через время (тп - )7 на втором входе сумматора 4 первого разряда появится сумма первых разрядов (m - 1 ) слагаемого, а на первом входе этого же сумматора первый разряд тп -го слагаемого. В следующем такте лГ происходит суммирование этих разрядов.

Для очистки сумматоров 4 перед суммированием следующего массива чисел на второй вход элементов И 7 подаются импульсы запрета формирования суммы с шины 9 запрета формирования суммы. Схема подачи этого импульса может быть реализована, например, следующим образом. В момент времени mt через элемент 8 задержки на второй вход элемента И 7 первого разряда подается необходимый импульс, разрывающий цепь обратной связи выхода суммы сумматора 4 первого разряда со вторым входом этого же сумматора. В следующем такте (1 )C импульс, разрывающий цепь обратной связи выхода суммы (-го сумматора сп вторым входом этого же сумматора, пройдет второй элемент 8 задержки и поступит на второй вход элемента И 7 второго разряда. Полученная сумма первых разрядов проходит элемент 8 задержки, а в сумматоре 4 второго разряда пройдет суммирование вторых разрядов суммы (-1)-го слагаемого и тп -го слагае9 мого с учетом переноса, сформированного в предыдущем такте при сложении

603991 этих же чисел. В следующем такте(гп «г)7 импульс, разрывающий цепь обратной связи выхода суммы -го сумматора со вторым входом этого же сумматора, пройдет третий элемент 8 задержки и поступит я на второй вход элемента И 7 третьего разряда. Полученные суммы первых и вторых разрядов тп слагаемых пройдут соответственно второй и первый элементы

6 задержки, а в сумматоре 4 третьего разряда произойдет суммирование треть- Ю их разрядов суммы (тп-1)-го слагаемого и -ro слагаемого с учетом переноса, сформированного в сумматоре 4 второго разряда при суммировании вторых разрядов этих же слагаемых в предыдущем 15 такте.

Таким образом, через время (гг1+У)Г результат суммирования г -го разряда тп слагаемых пройдет (N -1 ) элементов 8 задержки и появится на вы- 20 ходных шинах. Следовательно, на обработку одного слагаемого необходимо

Р 4ч затратить 1i ) тактов. Применение для реализации данного сумматора широкораспространенной 155 серии дает воз- 25 можность при сокращении %затрат оборудования на ЗОВ получить быстродействие порядка 45 нс.

Формула изобретения

N -разрядный параллельный сумматор, содержащий входные и выходные шины, N одноразрядных сумматоров, элементы задержки, причем первый вход одноразрядного сумматора i -го разряда (i= .,„,;я) подключены к соответствующей входной шине через (i — 11 элементов задержки, выход суммы этого одноразрядного сумматора подключен к соответствующей выходной шине через (N - 1 ) элементов задержки, выход переноса каждого одноразрядного сумматора z -ro разряда через элемент задержки подключен ко входу переноса одноразрядного сумматора (i 1 ) -го разряда, о т л ич а ю шийся тем, что, с целью упрощения сумматора и увеличения его быстродействия, в каждый разряд М -разрядного параллельного сумматора введен элемент И и элемент задержки, причем выход суммы каждого одноразрядного сумматора .1 -го разряда через элемент задержки подключен к первому входу элемента И, выход которого поцключен ко второму входу одноразрядного сумматора этого же разряда„ а второй вход этого элемента И подключен к выходу введенного элемента задержки зтога разряда, выход которого подключен ко входу введенного элемента задержки (i. + 1 ) -го разряда, а вход . — к выходу введенного элемента задержки(i-1)-го разряда, вход введенного элемента задержки первого разряда подключен к шине запрета формирования сумъы.

Источники. информации, принятые во внимание при экспертизе:

1. Патент США - 3515344, кл. 235-175, 1970.

2. Авторское свидетельство СССР

Р 375645, кл. 06 P 7/385, 1971.

3. Авторское свидетельство СССР

9 360662, кл. 6. 06 г 7/50, 1971.

ПНИИ ПИ:3:. к аз 2 С 9 7/4 )

Тираж 826 Полни -исе

Филиал ППП Пд.г >r r, г . Ужгоргзл, ... !,l > -к гизи, 4