Устройство автоматического контроля исправности приемника

Устройство автоматического контроля исправности приемника

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

1п1 605319

Союз Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 22.01.76 (21) 2317209/18-09 с присоединением заявки ¹ (23) Приоритет (43) Опубликовано 30.04.78 юллетень № 16 (45) Дата опубликования описания 27.04.78 (51) М. Кл.з Н 04В 1/10

Государственный комитет

Совета Министров СССР па делам изобретений и открытий (53) УДК 621.396(088.8) (72) Автор изобретения

В. В. Шуршин (71) Заявитель (54) УСТРОЙСТВО АВТОМАТИЧЕСКОГО КОНТРОЛЯ

ИСПРАВНОСТИ ПРИЕМНИКА

Изобретение относится к технике связи, в частности к устройствам автоматического контроля качества принимаемого сигнала.

Известно устройство автоматического контроля исправности приемника, содержащее последовательно включенные блок приемного тракта и дешифратор, один из выходов которого подключен к последовательно соединенным блоку выделения тактовой частоты, решающему блоку и запоминающему триггеру, обоими выходами соединенному с входами управления блока приемного тракта, а другие информационные выходы дешифратора соединены с входами блока потребления информации (1).

Однако известное устройство автоматического контроля исправности приемника обладает большой вероятностью приема искаженной информации, Целью изобретения является уменьшение вероятности приема искаженной информации.

Для этого в устройство автоматического контроля исправности приемника, содержажее последовательно включенные блок приемного тракта и дешифратор, один из выходов которого подключен к последовательно соединенным блоку выделения тактовой частоты, решающему блоку и запоминающему триггеру, обоими выходами соединенному с входами управления блока приемного тракта а другпс информационные выходы дешифратора соединены с входами блока потребления информации, параллельно информационным выходам дешифратора подключены

5 ключи, между соответствующими выходами дешифратора и управляющими входами ключей включены последовательно соединенные блок формирования напряжения избирательной автоматической регулировки усиления

10 (АРУ), первый пороговый элемент, элемент

И вЂ” HE и блок управления ключами, а мсжд другим выходом решающего блока и вторым входом элемента И вЂ” HE последовательно включены интегратор и второ i пороговый

15 элемент, прп этом выход блока формирования напряжения избирательной АРУ дополнительно подключен к блоку приемного тракта.

На чертеже приведена структурная элект20 рическая схема предложенного устройства.

Устройство автоматического контроля исправности приемника содержит последовательно включенныс блок 1 приемного тракта и дешифратор 2, один из выходов которого

25 подключен к последовательно соединенным блоку 3 выделения тактовой частоты, решающему блоку 4 и запоминающему триггеру 5, обоими выходами соединенному с входами управления блока 1 приемного тракта, а дру30 гпе пнформационныс выходы дешифратора 2

605319 соединены с Входами блока 6 потребления информации, параллельно информационным выходам дешифратора 2 подключены ключи

7 и 8, между соответствующим выходом д:шифратора 2 и управляющими входами ключей 7 и 8 включены последовательно сосдпненныс блок 9 формирования напряжения избирательной автомати |еской регулирозкп усиления (АРУ), первый пороговый элемент

10, элемент И вЂ” НЕ 11 и блок 1? управления ключами, а между другим ьыходом решающего блока 4 II вторым в: одом элсмспга И-—

HL 11 последовательно вкспочспы шггсгJ)«Top

13 и второй пороговый элсмспт 14, прп это, ВыхОд Олока 9 фор Iflpo«HIII12 напряжения избирательной АРУ дополшггсльно подключен к блоку 1 приемного тракта.

Устройство работает следующим образом.

С дешифратор а 2 совокупность сигналов после первой ступени декодирования поступает в блок 9 формирования напряжения избирательной АРУ, в котором формируется напряжение АРУ, основное назначение которого — поддержание постоянства выходно.. о напряжения блока 1 приемного тракта.

1-1апряжение АРУ поступает па вход первого порогового элемента 10, пороговое напряжение которого соответствует необходимому минимальному уровшо сигнала. При превышении порогового напряжения на вход элемента И вЂ” НЕ 11 поступает разрешающий потенциал. На второй вход элемента И вЂ” 1-1Е

11 разрешающий потенциал поступает со второго порогового элемента 14, когда напряжение, поступающее с интегратора 13, превысит пороговое напряжение.

При наличии сигнала, превышающего IIÎроговое напряжение, па выходе элемента И—

НЕ 11 формируется напряжен«с логпчсскогÎ нуля, которое в блоке 12 управлсш1я ключамп инвертируется в напряжение высоко о уровня, которос обеспечивает прохожд; н IO тока и размыкание ключей 7 и 8, ITD прпвод гг к прохожденшо достоверной информации в блок 6 потребления информации.

Прп пропадании сигнала плп ухуд1пенпп его качества с дешпфратора 2 сигнал «ост паст в триггер решающего блока 4 и опрокидывает его. С решающего блока 4 сигнал поступает в запомипающий триггер 5 и далсс на управляющие входы блока 1 приемного тракта, где происходит переключспис рсзсрвного тракта приема. Прп этом восстанавл:Iвастся прохождение сигнала.

Если прием не восстановился, то через время сна происходит отключение потребителя информации. Время т„устанавливается выбором напряжения со второго порогового элемента 14 таким, чтобы кратковременные пропадания сигнала, допустимые в эксплуатации, пе приводили к отк;почению погрсбитсля информации.

Таким образом, предложенное устройство устраняет возможно,T« выда ш «скаженной ппформацш1 при пр: еме сигнала или возможность случайных подключений потребителя Ilíôîðìàö««прп отсутствии сс за счет шумовы выбросов пли помех, что повышает эксплуатационную «адеясность аппаратуры B целом.

Формула изобретения

Источники информации, припятыс «о Bllffiv .àíèo при экспертизе

1. Заявка ¹ 2092861109, М. 1 Л. - Н 04В

7/02, 1975, Ilo которой принято рсшспис о выдаче авторского свидетельства.

Устройство автомат ческого контроля исправности приемника, содержащее последо«ательпо включенные блок приемного тракта и дешифратор, один из выходов которого

25 подключен к последовательно соединенным блоку выделения тактовой частоты, решающему блоку и запом«нающему триггеру, обопмп выходами соединенному с входами управления блока прис. много тракта, а друг«с

„О пнформаци выходы дсшифратора co .,»lie»aI с входамп блока потребления информации, о ò ë è ÷ à þ ù å å ñ ÿ тем, |то, с целью уменьшения вероятflocTII приема искаженной информации, параллельно информационным выходам дсшифратора подключены ключи, между соответствующим выходом дешифратора и управляющими входами ключей включены последовательно соединенные блок формирования напряжения избирательной автоматической регулировки усиления (АРУ), первый пороговый элемент, элемент И вЂ” HE u

ОлОк j rp«Âëolfèfl ключами, а между другим выходом решиощсго блока и вторым входом элемента И вЂ” HE последовательно вкл|очспы интегратор If второй пороговый элемент, при этом выход блока формирования напрянсен!-;я пзбпра;ел«по:l АРУ дополнительно подключен к блоку lfpffol:I,o«0 траки.

605319

Составитсги, Е. Прозоровскал

Подписное

3аказ 590/12 Изл. X 410 Тираж 820

11ПО Госул,pcTI)ëï.oãо комитста Совета Мииистрог> СССР по «снам изобретений и открытий

113035, Москва, 5К-35, Раушская иа0., д. -j, 5

Типография, пр. Сапу: ова, 2

Редактор Н. Суханова Тсхрсд А. Камышникова Корректоры: О. Т орина и Л. Брахнина