Устройство синхронизации импульсных приемников

Устройство синхронизации импульсных приемников

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

1111 665327

Союз Советских

Социалистических

Республик

«

1 ! з (6I) Дополнительное и авт, свид-ву (22) Заявлено 09.06.76 (21) 2370979/18-09 (51) М Кл Н 04L 7/04

С П Р И С О Е "! I I I C H! I C il i 3 тl и В К! 1 о

Государственный комитет

Совета Министров СССР ло делам изобретений и открытий (23) Приор!!тст (43) Опубликовано 30.04.78. Бюллетень ¹ 16 (45) Дата опубликования описания 27.04.78 (53) УДК 621.394.662 (088.8) (72) Авторы изобретения

В. В. Кузнецов и Л. М. Колпаков (71) Заявитель (54) УСТРОЙСТВО СИНХРОНИЗАЦИИ ИМПУЛЬСНЫХ

ПРИЕМНИКОВ

Изобретение относится к технике связи и используется для синхронизации и фазирования местных генераторов устройств оптимальной обработки сложных фазоманипулиpoBBHHbI Y сигналов.

Известно устройство синхронизации импульсных приемников, содержащее последовательно соединенные сумматор Bxopi!hix сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы — к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенныс по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов

Г11Однако в данном устройстве ошибки в фазировании существенно влияют на ошибки регистрации принимаемой информации.

Цель изобретения — уменьшение флуктуаций выходных импульсов.

Для этого в устройство синхронизации импуJlhcl!hlx приемников, содержащее последовательно соединенные сумматор входных сигналов, пороговый блок, первый и второй блоBaдс13)к!сп, пе13в31Й б !lola тий блок задержки и блок динамической памят1. и продвигающим входам которого под5 !слio«el! выход llepBoro б "3OI a 3agep»Ymir lepe3 диффереицирующий блок, а выходы — к соотвстству!ощим входа ; второго блока совпадения, а так>! е i cilcpaop onopiloi частоты и объсд1!ненв!ые по управляющему входу пер10 вый и второй ключи, причем выход первого кл1оча подключсfl к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов, введены формирователь передних фронтов, 15 IbopxII.рователь стробов и последовательно соединенные дополнительный блок задержки, формирователь двуx полустробов, дискриминатор ошибок, интегратор и блок управления, при этом выход делителя частоты подключен

20 к в оду дополнительного блока задержки и через формиров;:тс,п стробов к управляющему в;оду псрвого ключа, к информационному !!холу которого полк:ночев выход второго блока совпадения через формирователь передних

25 фронтов, выход порогового блока через второй ключ годкл;очс к другому входу дискриминатора ошибск, а выход генератора опорной ч",eòoòû полка»о I ii к управляющему Вход\ Олок упри!3 lе1н!я, выход KoTopo! o подклlо30 !си к пс1эвоъ!3 13xo дслител!! 13cTQThl, 605327

1п

2О

На чертеже изображена структурная электрическая схема предло>кенпого устройства.

Устройство синхронизации импульсных приемников содержит последовательно соединенные сумматор входных сигналов, пороговый блок 2, первый1 3 и второй 4 блоки задержки. первый блок 5 совпадения, третий 6 блок задержки и блок 7 динамической памяти, к продвигающим входам которого подключен выход первого блока 3 задержки через дифферснцирующий блок 8, а выходы — к соответствующим входам второго блока 9 совпадения, а также генератор !0 olloplloII частоTbl и обьсд1п1снн1.1е по управляющему зходу первый 11 и второй 12 ключи, причем выход первого ключа подключен к управляющему входу делителя 13 частоты, выход которого подключен к входу формирователя 14 выходных импульсов, а также формирователь 15 передних фронтов, формирователь 16 стробов и последовательно соединенные дополнительный блок !7 задержки, формирователь 18 двух полустробов, дискриминатор 19 ошибок, интегратор 20 и блок 21 управления, при этом выход делителя 13 частоты подключен к входу дополнительного блока 17 задержки и через формирователь 16 стробов к управляющему входу первого ключа 11, к информационному входу которого подключен выход второго блока 9 совпадения через формирователь 15 передних фронтов, выход порогового блока 2 через второй ключ 12 подключен к другому входу дискриминатора 19 оши1бок, а вы.;од генератора 10 опорной частоты подключен к управляющему входу блока 21 управления, выход которого подключен к первому входу делителя 13 частоты.

Устройство работает следующим образом.

На входы сумматора поступают огибающие входны: сигналов, имеющие форму треугольного импульса. При наличии сеанса связи на выходе сумматора 1 независимо от передаваемой информации появляется периодическая последовательность импульсов с периодом Т, равным периоду манипуляции, поскольку каждый из передаваемых сигналов 1(1), S (I),". 5,(Ц вызывает поязленис

«с>катого» импульса па соответствующем входе сумматора 1. С выхода сумматора 1 импульсы поступают на вход порогового блока

2 (например, триггер Ш митта), временное расположение переднего и заднего фронтов сигналов которого несет информацию о фазе входного сигнала. Импульсы с выхода порогового блока 2 поступают на первый 3 и второй 4 блоки задер>кки, с временем задер>кки, равным периоду Т манипуляции. Импульс на выходе блока 5 совпадения появляется лишь в том случае, когда на вход блока

3 задер>ккп поступают два импульса, разделенные интервалом времени Т. Импульсы с вы: ода блока 5 совпадения через третий блок

6 задержки поступают в блок 7 динамической памяти. Время задержки третьего блока 6 з;1держки значительно меньше периода Т ма25

Ж)

60 нипуляции. Продвигающими для блока 7 динамической памяти являются импульсы получаемых прп дифференцировании передни: фронтов выходных импульсов первого блока 3 зядержкп. Импульс а выходе второго блока 9 совпадения появляется при заполнении всех разрядов блока 7 динамической памяти, что имеет мссто лишь в случае появления на выходе порогового блока 2 не менее чем и+! следующих подряд импульсов с интервалом времени Т. Импульс с выхода нтоб IOI(2 9 COihll cl;LCI11151 IIOCT i 11 IICT формирователя 15. Выделенный фронт сигнала блока 9 совпадения в моменты времени, пе совпадающие с моментами поступления отрицательного строба с выхода формирователя 16, через ключ 11 поступает па вход делителя 13 и производит в псм запись числа . on -строб.

f о 2 где mo — коэффициент деления делителя 13, равный отношению периода Т манипуляции сложного фазоманипулированного сигнала к

1 периоду сигнала генератора 10;

fon т,,р„- — длительность стробирующего имульса формирователя 16.

Сигнал па выходе делителя 13 появляется

fon -строб. через периодов частоты гене2 ратора 10. Этим сигналом включаются формирователи 14 и 16. Поскольку длительность строба т,„„;,, формирователя 16 выбирается равной удвоенному значению максимальных флуктуаций передпе1.о фронта сигнала блока

9 совпадения, в следующем тактовом периоде импульсом с выхода формирователя 15 запись числа в делитель 13 не производится, так как клю 1 ll под воздействием отрицательного строба не пропускает импульс формирователя 15 на вход делителя 13. ВыходlIolI импульс делителя 13 через дополнительный блок 17 задер>кки включает формирователь 18. Длительность дополнительного блока 17 задержки равна половинному значению максима Ii lilies флуктуаций переднего фронта спп1ала блока 9 совпадений. Длительность каждого из полустзобов формирователя 18 равна половинному значению суммы длитсльíîci и входного сигнала и максимального значения флуктуац1г1 сигнала. Два полустроба поступ 11от на дискриминатор 19. Сигнал с вы. ода дискрим1шатора 19 через интегратор 20 и блок 21 управления в соответствии с усредненной ошибкой производит в делителе 13 добавление илп исключение импульсов генератора 10, тем самым сдвигая фазу выходных импульсов формирователя 14.

Предложенное устройство позволяет у.леньшить флукт ации выходных импульсов.

Формула изобретения

Устройство синхронизации импульсных приемников, содержащее последовательно соеди605327

Составитель Т. Маркина

Техред Н. Рыбкина

Редактор Н. Суханова

Корректоры: О. Тюрина и Л. Брахнина

Заказ 590/20 Изд. 4 410 Тираж 820

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Подписное

Типография, пр. Сапунова, 2 пенные сумматор входных сигналов, пороговый блок, первый и второй блоки задержки, первый блок совпадения, третий блок задержки и блок динамической памяти, к продвигающим входам которого подключен выход первого блока задержки через дифференцирующий блок, а выходы — к соответствующим входам второго блока совпадения, а также генератор опорной частоты и объединенные по управляющему входу первый и второй ключи, причем выход первого ключа подключен к управляющему входу делителя частоты, выход которого подключен к входу формирователя выходных импульсов, о т л и ч а ю щ е ес я тем, что, с целью уменьшения флуктуаций выходных импульсов, в него введены формирователь передних фронтов, формирователь стробов и последовательно соединенные дополнительный блок задержки, формирователь двух полустробов, дискриминатор ошибок, интегратор и блок управления, при этом выход делителя частоты подключен к входу дополнительного блока задержки и через формиро5 ватель стробов к управляющему входу первого ключа, к информационному входу которого подключен выход второго блока совпадения через формирователь передних фронтов, выход порогового блока через второй ключ

10 подключен к другому входу дискриминатора ошибок, а выход генератора опорной частоты подключен к управляющему входу блока управления, выход которого подключен к первому входу делителя частоты.

Источники информации, принятые во внимание при экспертизе

1. Лвторское свидетельство СССР № 342301, кл. Н 04В 1/66, 1972.