Устройство для контроля двухтактного двоичного счетчика

Устройство для контроля двухтактного двоичного счетчика

Иллюстрации

Показать все

Реферат

 

«..1)О;О и/ Фт — \

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

Сок)3 Советских

Социалистических

Ресцублик (и) 607221

° Ж 1 т"

К ЛВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Д,ополиительное к авт. свид-ву (51) М, Кл. (22) Заявлено 250875 (21) 2167043/18-24

I с присоединением заявки № (06 т . 11/08

Н 03 К 21/34

Гооударотвенный номнтет

Совета Мнннотроа СССР на делам наовратеннй н отнрытнй (23) Приоритет (43) Опубликовано 150578,Втоллетеиь №18 (45) Дата опубликовании описания 260478 (53) УДК681. 326. 75 (088.8) (72) Авторы

В,И.Горин и А,В.Шанин иообпгтрчия

P)I) Заявитель (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ ДВУХТАКТНОГО

ДВОИЧНОГО СЧЕТЧИКА

Изобретение относится к цифровой и нычислительной технике, н частности к устройствам для контроля узлов цифровых вычислительных машин.

Известно устройс-.âî для контроля б двоичных счетчиков, сад ржащее логические элементы И и IE,. элемент задержки и дна. триггера (1) . Указанное уст.— ройство для контроля фиксирует, только устойчивые отказы счетчика и не реаги- 10 рует на случайные сбои, что снижает дсстонерность результата, накопленно го счетчиком, и снижает функциональные возможности - à. ìîãî устройства контроля ° 15

Наиболее близким к изобретению по технической сущности является устройство лля контроля двухтактного двоичного счетчика, содержащее триггер, блок свертки по модулю дна, блок кор- 20 рекции,- сумматор по модулю два и элемент И, причем вход устройства соединен непосредственно с нходом буферных разрядов контролируемого счетчика и с первым входом элемента И и через элемент задержки с входом информационных разрядон контролируемого счетчика, выходы информационных разрядов контролируемого счетчика соединены с входами блока свертки по модулю дна, выход З0 которого соединен с первым входом сумматора по модулю два, выходы буферных разрядон контролируемого счетчика соединены с входами блока коррекции, выход триггера соединен со вторым входом сумматора по модулю два, выход которого соединен со вторым входом элемента И, выход элемента И является выходом ошибки устройства (2).

В этом устройстве изменение кода контролируемого счетчика задается с помощью блока коррекции, а порядок чередонания признака четности (нечеткости) кода счетчика индицируется с помощью контрольного триггера. В результате количество единиц в коде счетчика с каждым входным импульсом чередуется с четного на нечетное, а на контрольном триггере эти же входные импульсы складываются. Отсюда сумма чисел двоичного счетчика и контрольного триггера всегда равна нулю по модулю два.

Однако счетчик, имеющий такое устройство контроля, нельзя использовать для выполнения арифметических операций (последовательному сложению или вычитанию входных импульсов), так как осуществляется коррекция работы счетчика для получения чередования коли607221 и для случая вычитания входных импульсов, как честна единиц н коде с каждым входным импульсом и, следовательно, счетчик считает не в арифметическом двоичном коде.

Целью изобретения является расширение функциональных возможностей за счет обеспечения контроля счетчика при выполнении арифметических операций.

Это достигае-. ся тем, что в предлагаемое устройство для контроля двухтактного двоичного счетчика дополнительно введен второй элемент И, первый вход которого соединен с выходом элемента задержки, второй вход — с . выходоМ блока коррекции, а выход— со счетным входом триггера;.

На чертеже представлена блок-схема описываемого устройства для контроля двухтактного двоичного счетчика, содержащего двухтактный двоичный счетчик 1, элемент задержки 2, триггер 3, блок коррекции 4, блок 5 свертки по модулю два, элементы И 6, 7, сумматор

8 по модулю два.

За счет введения дополнительного элемента И 7 и связей исключается корректировка работы двоичного счетчика, а производится корректиронка состояния триггера.

Устройство работает следующим образом.

Входные импульсы:параллельно поступают на буферные разряды и, пройдя через элемент задержки 2, поступают на информационные разряды дноичного счетчика 1.

Первый импульс, поступающий на буферные разряды„ переписывает н них

Р--1 + 23 <- 245 + 2467 + ... +

7 = 1 + 23 + 245 + 2467 + ... + где 1, 2 ... ) (— выходы соответствующих разрядов.

Блок 5 свертки по модулю дна осущоствляет суммирование по модулю дна количества единиц в коде информационных разрядов двоичного счетчика 1.

При правильной работе счетчика н каждом такте признак четности (нечетности) кода двоичного счетчика 1 и триггера 3 будут совпадать, следовательно, сумма но модулю два выходных сигналов триггера 3 и блока 5 снерткИ по модулю два будет равна нулю .

На входе элемента И 6 будет присутст-, код информационных разрядов, и,пройдя через элемент задержки 2, изменит состояние информационных разрядов на единицу.

Таким образом, каждый входной импульс переписывает текущий код информационных раэрядон в буферные. и увеличивает код информационных разрядов на единицу, то есть работа счетчика точно соответствует алгоритму сложения (для ренерсивного — вычитания) входных импульсов н обычном двоичном коде.

Блок коррекции 4 осуществляет предсказание изменения четности {нечетно16 сти) кода двоичного счетчика для каждого последующего такта работы по предыдущему состоянию счетчика 1. Если в следующем такте счета должно произойти изменение четкости кода счетчика 1, то блок коррекции выдает разрешающий потенциал на вход элемента

И 7. Если н следующем такте счета измененйе четности кода счетчика 1 не должно произойти, то на выходе блока коррекции 4 формируется запрещающий потенциал.

При изменении четности кода двоичного счетчика 1 в дачном такте счета входной импульс с выхода элемента задержки 2 проходит через элемент И 7 на счетный вход триггера 3 и изменяет его состояние на противоположное.

Логическая функция, которая предсказывает изменение четности кода о разрядного счетчика по его предыдущему состоянию, определяется для сложения входных импульсов, как

246... ()(— 1), если и нечетное

246... (n — 1), если И четное

246.. ((— 1), если и нечетное

246.. (g — 1), если rt четное вовать запрещающий потенциал. При сбое счетчика на выходе сумматора 8 по модулю дна формируется разрешающий потенциал, который разрешит прохождение входного импульса через элемент И 6, как сигнал сбоя.

Рассмотрим работу устройства на

® примере четырехразрядного счетчика.

В начальный момент времени триггер 3 и информационные разряды счетчика 1 устанавливаются в нулевое состояние (шина сброса на чертеже не покаэана).

Блок коррекции 4 для четырехразрядного счетчика, осуществляющего сложение, 607221

15

25 формула изобретения

>5

60 выполняет логическую функцию F a l + 23, где 1,2,3 — единичные выходы соответствующих буферных разрядов счетчика

1. В случае правильного задания исходного состояния признаки четности триггера 3 и блока 5 свертки по модулю два будут совпадать, следовательно, сумма по модулю два выходных сигналов триггера 3 и блока 5 будет равна нулю . На входе элемента И 6 будет присутствовать запрещающий потенциал.

Первый входной импульс не проходит через элемент И 6, этот же импульс перепишет код 0000 с информационных разрядов в буферные разряды счетчика 1.

При этом на выходе блока коррекции 4 сформируется разрешающий потенциал, так как T = 1 + 23 1 и импульс .с выхода элемента задержки 2 проходит через элемент И 7 и изменяет состояние триггера 3 с нулевого в единичное . Импульс с выхода элемента задержки 2 увеличивает код информационных разрядов на единицу, записывая код 1000. Признак четности на выходе блока 5 свертки по модулю два при правильной работе счетчика 1, сменится на противоположный, и сумма по модулю два выходных сигналов триггера

3 и блока 5 будет равна нулю .

Второй входной импульс не проходит через элемент И 6, при правильной работе счетчика 1 в предыдущем (первом) такте. Этот же импульс перепишет код

1000 с информационных разрядов в буферные разряды счетчика 1, при этом на выходе блока коррекции 4 сформируется запрещающий потенциал, так как

Р 1 + 23 = 0 . Импульс с выхода элемента задержки 2 не изменяет состояние триггера 3 и увеличивает код информационных разрядов счетчика

1 на единицу, записывая код 0100. При" знак четности на выходе блока 5 свертки по модулю два при правильной работе не изменяется.

Третий входной импульс не проходит через элемент H 6 и перепишет код

0100 с информационных разрядов в буферные разряды счетчика 1, при этом на выходе блока коррекции 4 сформируется разрещающий потенциал, так как

p 1 + 23 = 1 . Импульс с выхода элемента задержки 2 изменит состояние триггера 3 с единичного в нулеаое и запишет код 1.100 в информационных разрядах, при этом признак четности на выходе блока 5 свертки по модулю два сменится на противоположный и т.д. Нулевое состояние триггера 3 соответствуют четному количеству единиц в коде информационных разрядов счетчика 1, а единичное состояние — нечетному количеству единиц.

Таким образом, каждый последующий импульс проверяет правильность работы счетчика в предыдущем такте. При наличии сбоя в работе счетчика возникает несоответствие признаков четности триггера 3 и блока 5 свертки по модулю два и сумма по модулю два выходных сигналов триггера 3 и блока 5 равна единице . На входе элемента

И 6 будет присутствовать разрешающий потенциал, и следующий входной импульс проходит на выход устройства как сиг нал сбоя

В предлагаемом устройстве за счет введения дополнительного элемента И и связей исключается коррекция работы счетчика 1, а производится коррекция работы триггера 3 и при том же эффекте контроля гредлагаемое устройство выгодно отличается от известного устройства, так как не искажает режима двоичного счета импульсов, что позволяет использовать данное устройство для контроля счетчиков, выполняющих арифметические операции.

Устройство pJIH контроля двухтактного двоичного счетчика, содержащее триггер, блок свертки по модулю два, блок коррекции,".сумматор по модулю два и элемент И, причем вход устройства соединен непосредственна с входом буферных разрядов контролируемого счетчика и с первым входом элемента И и через элемент задержки с входом информационных разрядов контролируемого счетчика, выходы информационных разрядов контролируемого счетчика соединены с входами блока свертки по модулю два, выход которого соединен с первым входом сумматора по модулю два, выходы буферных разрядов контролируемого счетчика соединены с входами блока коррекции, выход триггера соединен с вторым входом сумматора по модулю два, выход которого соединен со вторым входом элемента И„ выход элемента

И является выходом ошибки устройства, отличающее с ятем, что, с целью расширения функциональных возможностей, в устройство дополнительно введен второй элемент И, первый вход которого соединен с выходом элемента задержки, второй вход — c выходом блока коррекции, а выход — co счетным входом триггера.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР

Р 392502, кл. Q 06 Г 11/00, 1971.

2. Авторское свидетельство CCCP

Р 402082 кл. Q 06 V 15/46, 1971.

607?2

Сост ави тель В. Крылов а

Техред 3. Фанта КоррВКТорС.Ãàpàñèíÿê

Редактор Л. Бибер тФилиал ППП Патент, r. Ужгород, ул. Проектная, 4

Заказ 2585/37 Тираж 826 Подписное

ЦНКИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская.наб., д. 4/5