Процессор

Процессор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (51) М. Кл, (6в) Дополнительное к авт. свид-ву (22) Заявлено 270874 (2I) 2052305/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 150578,Бюллетень ЗЧЬ 18 (45) Дата опубликования описания 260478

Cj 06 т 15/00

Гасударственный комитет

Совете Министров СССР ао денем иэаоретений и атнрытнй (53) УДК 681. 325 (088.8) (72) Авторы изобретения

И.В.Барбакова, М.Б.Игнатьев, В.М.Кисельников, В.А.Мясников и В.А.Торгашев (71) Заявители

Ленинградский институт авиационного приборостроения и Государственный Комитет по науке и технике при CM CCCP (54) ПРОЦЕССОР

15

Изобретение относится к области вычислительной техники и может быть использовано при построении процессоров с микропрограммным управлением.

Известен процессор вычислительных систем )lj, в работе которого используется микропрограммный принцип выполнения операций.

Наиболее близким по технической сущности к изобретению является процессор с микропрограммным управлением

p), содержащий арифметический блок, блок сверхоперативной памяти, блок управления, блок памяти микропрограмм и блок управления оперативной памятью, причем выход блока сверхоперативной памяти соединен с первым входом арифметического блока, первый выход которого подключен к первому входу блока управления, первый выход которого со,единен со входом блока управления оперативной памятью, выход которого подключен ко второму входу блока управления, второй выход которого соединен со вторым входом арифметического блока, второй выход которого подключен ко входу блока сверхоперативной памяти, выход блока памяти микропрограмм соединен с третьим входом блока управления.

Недостатком известного устройства является низкое быстродействие. целью изобретения является повышение быстродействия.

Поставленная цель достигается тем, что в предлагаемое устройство введены блок формирования кода операции и блок ассоциативной памяти, причем третий выход блока управления через блок формирования кода операции и блок ассоциативной памяти подключен ко входу блока памяти микропрограмм.

На чертеже представлена блок-схема процессора.

Она включает в себя арифметический блок 1, блок 2 сверхоперативной памяти,. блок 3 управления, блок 4 формирования кода операции, блок 5 ассоциативной памяти, блок 6 памяти микропрограмм и блок 7 управления оперативной памятью.

Работа процессора при выполнении операций организуется следующим образом.

Код команды, подлежащий выполнению, поступает из оперативного запоминающего УстРойства чеРез блок 7 в блок

Команда содержит обобщенный код операции и адреса операндов (может быть применен любой из известных спо-.

607222 собов адресации) . Обобщенный код операции, который не содержит информации о виде обрабатываемых операндов, поступает затем в блок 4. По адресам, содержащимся в коде комаьды, блок через блок 7 вызывает из оперативной памяти системы"начальные байты;операндов, содержащие их характеристики, в частности — указания на вид операндов.

Виды операндов, как и обобщенный lO код операции, поступают в блок 4, который модифицирует обобщенный код операции видов Ьперандов, формируя тем самым конкретный код операции.

Эта модификация может выполняться, в ц частности, как слияние обобщенного кода операции и вида .операндов..

Сформированный код операции поступает s блок 5, где используется в, ка- 20 четсве ассоциативного признака для поиска адреса микропрограммы операции.

Найденный адрес подается в блок 6.

Микропрограмма из блока 6 поступает в блок 3, который осуществляет управ- д5 ление Работой блока 1. Блок 2 осуществляет в ходе выполнения микропрограммы хранение операндов, промежуточных данных и результатов вычислений.

Данный принцип организации процес- З сора обеспечивает следующие преимущества. При использовании обобщенных кодов операций повышается уровень внутреннего языка вычислительной системы, в результате чего уменьшается необходимость вмешательства программиста в работу низших уровней операционной системы. Возрастает унифицированность программного обеспечения-, так как при использовании обобщенных кодов операций подпрограммы становятся в значи- 4О тельной степени инвариантны по отношению к видам обрабатываемой информации.

Как следствие унификации программ— уменьшается их количество и снижается вероятность ошибок при обращении к ним45 т.е. возрастает надежность математического обеспечения. Надежность возрастает и эа счет упрощения структуры транслятора, который при использовании данного принципа организации процессора не должен заниматься обработкой описаний. Номенклатура различных операций, выполняемых процессором, может быть гибко расширена, так как предлагаемый снособ формирования кодов операций допускает увеличение длины этих кодов и сочетание всего многообразия обобщенных кодов операций с кодами видов операндов.

Формула изобретения

Процессор, содержащий арифметический блок, блок сверхоперативной памяти, блок управления, блок памяти микропрограмм и блок управления оператив ной памятью, причем выход блока сверхюперативной памяти соединен с первым входом арифметического блока, первый выход котоРого подключен к первому входу блока управления, первый выход которого соединен со входом блока управления оперативной памятью, выход которого подключен ко второму входу блока управления, второй выход которого соединен со вторым входом арифметического блока, второй выход которого подключен ко входу блока сверхоперативной памяти, выход блока памяти микропрограмм соединен с третьим входом блока управленя, о т л и ч а ю— шийся тем, что, с целью повышения быстродействия, в него введены блок формирования кода операции и блок ассоциативной памяти, причем третий выход блока управления через. блок формирования кода операции и блок ассоциативной памяти подключен ко входу блока памяти микропрограмм.

Источники информации, принятые во внимание при экспертизе:

1. Шелихов А.A.,„ Селиванов Ю.П.

Вычислительные машины, M., Энергия, 1973, с. 22.

2. Флорес A. Организация вычислительных машин, М., Мир, 1972, c . .295.

Составитель В.Тарасов

Техред д. Фанта КорректорС. Герасиняк

Редактор Н.Каменская

Филиал ППП Патент", г. Ужгород, ул. Проектная, 4

Эаказ 2585/37 Тираж 826 Подписное

ЦНИИПИ Государственного коьжтета Совета Министров СССР по делам изобретений и открытий

li3035, Москва, K-35, Раушская наб., д. 4/5