Запоминающее устройство с исправлением ошибок при считывании информации

Запоминающее устройство с исправлением ошибок при считывании информации

Иллюстрации

Показать все

Реферат

 

Союз Советских

Соцмаамсъеескнх

Респубямк

ОП ИСАНИЕ

ИЗОВРЕТЕН ИЯ

Ю АВТОРСКОМУ СВИДЙТИЛЬСТВУ (6l) Дополнительное к авт. свил-ву (1 ) 607281

1 (54) М. Кл.

G 11 С 29/00 (22J Заявлено 18.01.76 (21) 2315242/18-2 с нрисоединеняем заявки ¹ (23) Приоритет

Гкударатаенкмй камктат

Сааата Мкккстрав СССР аа делам каабратакк» а еткрмткй (53) УДК 681,327 (088.8) . (43) Опубликовано 15.05,78, Бюллетень №1 (45) Дата опубликования. описании 24.04,78

А. К. Култыгин

72) Автор изобретения (71) Заявитель (54) ЗАПОМИНА1СШЕЕ УСТРОЙСТВО С ИСПРАВЛЕНИЕМ

ОШИБОК ПРИ СЧИТЫВАНИИ ИНФОРМАЦИИ

Изобретение относятся к области запоминающих устройств.

Известны запоминающие устройства с исправлением ошибок при считывании информации, содержащие блок контроля достоверности информации, соединенный с блоком управления, и оперативный накопитель, подключенный через блок воспроизведения и блок контроля досз оверности информации к регистру числа, выполненному на триггерах со счетным входом (l).

В этом устройстве информация хранится в виде кода с исправлением ошибок, содержащего информационные и контрольные разряды.

После считывания слова блок контроля достоверности информации образует из информационных разрядов контрольные и сравнивает их с хранимыми контрольными разрядами; в случае неравенства образованных и хранимых контрольных разрядов блок контроля достоверности информации вырабатывает сигнал коррекции, который переводит соответствующий триггер регистра числа в противоположное состояние.

Однако известное устройство требует выполнения ряда логических операций иад информационными -и контрольными разрядами хранимой информации, что усложняет его, 2

Наиболее близким по технической сущности. к изобретению является запоминающее устройство с исправлением ошибок при считывании, информации, содержащее регистр числа, разделенный на группы, накопитель, входы кото5 рого подключены к выходам формирователей записи и адрссцогз блока, усилители считывания, кодирующий блок с входным регистром, блок образования контрольного кода, дешифратор адреса неисправности, блок исправления

® ошибок, выходной регистр (2J

В этом устройстве к числу, принятому на регистр, с помощью кодирующего блока добавляются избыточные, проверочные разряды кода . Хэмминга, после считывания хранимой в коде.

Хэммиига информации декодирующий блок. из

М информационной части слова снова образует проверочные разряды; считанные и вновь образованные проверочные разряды сравниваются блоком образования контрольного кода; полученный в результате сравнения код ошибки подаетея на вход дешифратора адреса неисправности, который дает сигнал на выходной шине с тем же номером, который имеет неисправный разряд, в блоке исправления ошибки проводится инверсия информации в неисправном разряде, н скорректированная информация

25 устанавливается на выходном регистре.

607281

Однако это устрайс< и, как и предыдущее, требует выполнения ряда логических операций пад записываемой и считываемой информацией и содержит в связи с этим ряд сложных логических блоков, что усложняет устройство и снижает его быстродействие.

Целью изобретения является упрощение и повышение быстродействия устройства.

Это достигается тем, что предлагаемое устройство содержит дешифраторы, шифраторы и входные и выходные комбинаторные перек- )o лючатели по числу групп регистра числа, входы дешифратора подключены к соответствующим выходам регистра числа, а выходы — ко входам входных комбинаторных переключателей, выходы которых соединены со входами

15 формирователей записи, входы выходных комoHH3TopHbIx переключателей соединены с выходами накопителя, а выходы — со входами хсилителей считывания, выходы которых подключены ко входам соответствующих шифраторов. 20

На фи1. 1 представлена блок-схема описываемого устройства; на фиг. 2 — схема линейного трансформаторного комбинаторного переключателя с суммированием напряжений, а также входные и выходные импульсы, поясняющие его работу.

Устройство содержит регистр числа 1, разделенный на группы, например, по два разряда в каждой. Выходы двух разрядов 21 и 2> этого регистра, относящихся к одной группе, соединены с входами дешифратора 3. Выходы дешифратора соединены с входами входного комбинаторного и<;ре <лючателв 1, иып<1лненного, например, в виде линейного трансформаторного комбинаторного переключателя с суммированием напряжений, схема которого приведена на фиг. 2. Выходы входного комбинатор- з5 ного переключателя через формирователи записи 5. 6, 7, 8 соединены с соответствующими разрядными шинами записи накопителя 9 (предпочтительнее, чтобы запоминающие элементы накопителя имели считанные сигналы «1» и

«О», различающиеся по полярности). Выходные шины накопителя, относящиеся к одной группе хранимой информации, соединены с входами выходного комбинаторного переключателя 10, аналогичного комбинаторному переключателю 4. Выходы комбинаторного перек.: ючателя 10 через усилители считывания 11, 12, 13, 14 соединены с входами шифратора !5, преобразующего унитарный код («1» l!3 и) в двоичный, 2-ух разрядный. Аналогичные соединения блоков сделаны для всех остальных групп (пар) разрядов (на чертеже не показаso

НЬ1)

Адресный блок 16 включает в себя аппаратуру. необходимую для приема кода адреса, его расшифровки и формирования импульсов обращения к накопителю по соответствующим координатным шинам; его выходы сое1инены с адресными шинами накопителя 9.

Если накопитель 9 построен из запоминающих элементов с амплитудным различением сигналов «1» и «О». то между его выходами и входами выходного комбинаторно<о переключа- ьв теля 10 целесообразно включить преобразователь однополярных сигналов в двухполярные (на чертеже не показан) .

Рассмотрим работу устройства на примере ферритового запоминающего устройства, построенного по системе 2Д с двумя сердечниками на разряд. Информация, подлежагцая записи в накопитель 9, поступает в обычном двоичном коде на регистр числа 1, разделенный на группы, например, по два разряда в каждой.

Двухразрядный код с выходов соответствующих разрядов 2 и 2 регистра числа 1 определяет номер вь<бранной выходной шины дешиф ритора 3. Импульс с этой шины подается на соответствующую шину входíîi о комбинаторного переключателя 4, имеющего четыре входа и выхода. Для определенности рассматривается линейный трансформаторный комбинаторный переключатель, схема которого приведена на фиг. 2. В данном случае импульс с выбранной шины дешифратора 3 подается на одну из в11ходных обмоток 17 перекл1о ителя. В силу обратимости переключателя при подаче импульс lа одну из вы.,одных обмоток на входных обмотках 18 появляются импульсы, полярность которых соответствует знакам членов определенной строки матрицы Адамара (на фиг. 2 изображены импульсы на входных обмотках переключателя, соответствующие второй строке матрицы Адамара). Импульсы с выходов входного комбинаторного переключателя 4 усиливаются до требуемой амплитудьt формирователями записи 5, 6, 7, 8 и подаются на соответствующие четыре шины накопителя 9. Таким ооразом, двухразрядный код с регистра числа

1 оказывается записанным в четыре запоминающих ячейки накопителя; при этом отсутствует взаимно-однозначное соответствие разрядов записываемого двухразрядного кода и запоминакнцих ячеек накопителя; все четыре запоминающих ячейки хранят информаци1о с двух разрядах записываемого кода в виде комбинации цифр, соответствующей определенной строке матрицы Адамара.

При считыван1ги сигналы с рассматриваемых четырех запоминающих ячеек накопителя

9 подаются на входы выходного комбинаторного переключателя 10, поскольку считанные сигналы примерно равны по амплитуде, а полярность их соответствует одной из строк матрицы Адамара (поскольку в рассматриваемом устройстве сигналы «1» и «О» различаются по полярности), то на соответствующем выходе комбинаторного переключателя 10 появится с ммарный сиг1111л,:.<м<<литула которого равна учетверенной амплитуде каждого из считанных сигналов с сердечников накопителя. При этом на всех остальных выходах комбинаторного переключателя 10 сигналы отсутствуют.

Сумматорный сигнал с выхода переключателя

10 усиливается соответствующим усилителем считывания (11, 12, 13 или 14) и подается на вход шифратора 15, преобразующего унитарнь;й код в двоичный, т. е. шифратор 15 выполняет операци1о, обратную дешифрации. На выходе шифратора 15 получается двухразрядный

607281 код, совпадающий с ранее записанным по данному адресу.

Так работает устройство при отсутствии ошибок. Если при считывании информации произошла ошибка вследствие отказа сердечника накопителя 9, или обрыва выходной шины, или обрыва шины записи накопителя. и т. и., то на одном из входов комбинаторного переключателя 10 импульс будет отсутствовать. Однако, как видно из анализа схемы фиг. 2, это не приведет к утере всей или даже части информации, записанной в рассматриваемых четырех ячейках накопителя. Сигнал на выбранной шипе комбинаторного переключателя 10 уменьшится на единицу, а на невыбранных шинах появится помеха величиной +-1. В худшем случае отношение сигнал помеха будет равно трем, что вполне достаточно для надежного их различения. Допустимыми являются также отказы неKQTophlx элементов комбинаторных переключателей.

Таким образом, при общем количестве разрядов, равном Я 2", допускается ф ошибок без нарушения работоспособности устройства в целом, где n — число разрядов в записываемых числах, к — число разрядов в группе. При этом избыточность по числу разрядов устройства составляет 2 к; при к: — 2 27к=-2. Для оценки эффективности описываемого устройст-. ва сравним его с устройством, в котором информация хранится в коде Хэмминга с коррекцией одной ошибки. !!усть п=36, к=2, тогда описываемое устройство должно иметь 72 разряда и при этом может быль исправлено 18 ошибок. Если же в устройстве используется (7,4) — код Хэмминга, то оно должно быть разделено на 9 групп по 4 информационных разряда в каждой и иметь всего 63 разряда, причем может быть исправлено только 9 ошибок. Таким образом, описываемое устройство при почти одинаковой избыточности оказывается в 2 раза эффективнее в смысле корректирующей способности.

Необходимую избыто iiioñòü в описываемом устройстве можно существенно уменьшить использованием комбинаторных переключателей с числом выходов, превышающим число входов. Например, для исправления одной ошибки при 4 выходах достатошо 3 входов, при 8 выходах — 4 входов и т. д. Соответственно уменьшается число необходимых за пом и н а ющих элементов в группе: 3 — для хранения двух двоичных разрядов. 4 — для хранения трех двоичных разрядов н T. д. Комбпнаторные переключатели при этом дают помехи на невыбранных выходах, однако различимость сиг10 нала на фоне этих помех достаточно высока и определяется минимальным кодовым расстоянием между строками матрицы комбинаторного переключателя.

Формула изобретения

Запоминающее устройство с исправлением ошибок при считывании информации, содержащее регистр числа, разделенный на группы, накопитель. входы которого подключены соответственно к выходам формирователей записи и адресного блока, и усилители считывания, отличающееся тем, что, с целью упрощения

2$ и повышения быстродеиствия устройства, оно

coäåðæHò дешифраторы, шифраторы и входные и выходные комбинаторные переключатели по числу групп регистра числа, входы дешифраторов подключены к соответствующим выходам регистра числа, а выходы — к входам входных комбинаторных переключателей, выходы которых соединены с входами формирователей записи, входы выходных комбинаторных переключателей соединены с выходами накопителя, а выходы — с входами усилителей считывания, выМ ходы которых подключены к входам соответствующих шифраторов.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство № 333065

40 кл. G 1! С 29/00, 1970

2. Сб. «Актуальные вопросы технической кибернетики», «Наука», М., 1972, с. 235-- 240.

607283

Составитель 9. Рудаков

Корректор Н. Тупица

Подписное

Редактор Л. бибер

Заказ 26I7/40

Техред О. Луговая

Тираж TI7

БНИИПИ Государственного комитета Совета Министров СССР по девам изобретений и открытий

I I 3035; Москва, Ж-35, Раушская нвб„д. 4/5

Филиал ППП «Патент», г. Ужгород, ул. Проектная. 4