Устройство для контроля постоянных блоков памяти

Устройство для контроля постоянных блоков памяти

Иллюстрации

Показать все

Реферат

 

О П И С А Н И Е <)<>вот в

ИЗОЬРИтИНИЯ

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 04.ОЗ.76 (21}2ЭЗ18,8,18 24 (51} М. Кл

5 11 С 29/ОС с присоединением заявки № (23) Приоритет (43) Опубликовано 15.05,78, Бюллетень №1

Государственный комитет

Совета Министров СССР по делам изобретений и атнрытий (53} УДК681.827 (088.8) (45) Дата опубликования описанияМ.ОЧ, f6 (72} Авторы изобретения

Л. Б. Закиров, У. Г. Латыпов и P..х"!. «yryfireaa (71) Заявитель (54) УСТРОЙСТВО БЛЯ КОНТРОЛЯ ПОСТ ОЯНН1->1Х

БЛОКОВ Г,ЛМЯТИ

Изобретение касается запоминаюп(Ifi устP()й TВ.

Известны устройства для контроля постоянных блоков памяти, содержащие генератор импульсов. формирователи, блок сравнения 111.

Недостатками этих устройств являются больfllfIc аппаратурные затраты и невысокое быстродействие.

Из известных устройств наиболее близким

I схиическим решением к данному изобретению является устройство для контроля постоянных олоков памяти, содержащее генератор импуг!ьсов, блок сравнения, в;оды которого подключены соответственно к выходу эталонного блока памяти и входам устройства, à в»!ход соединен с блоком индикации 12).

В этом устройстве осуществляется последовательный перебор всех адресов проверяемого постоянн(>го блока памяти. Однако ири раоот(. блока памяти в системе обработки данных или в Вычислительной машине обра!цение K блоку !!ро>!зводится по адресам, слсдукмцим друг за другом в Ifpof!380ë»íîì порядке, т. е. !!Осле

Обращения ио к()ком)у- I!1()o 0;lному адресу, слсдукнцсс ооращсние может быть опять ИО !Омx

2кс адресу, либо r!0 любому другому адрес. запоминакнцего блока. Поэтому надеж!и>сть 2;, О

K0ifTp().1Я, нроизводIDIOI О ук;>за!!1!»1>I тройство», является. недостато! l!oii, ocO()c;II!О и p!! pBOOTC О lокзl Гlа з1ЯТ1! Ii fl ча( тот(обр llllcflflsl, близкои к !112.:д(х 1:шо д<иус тимой, Tак как не проверяет csl ВзаIl з)иос В. 1 и яl!! I(. и)1())012)1;-)ци и, 3B)i lie -I ki kioil

В одном разряде всех адресов бл<>ка памяти, а также считываю1цих <. и г!! 1!ОВ Б и(!1 як Bl.!(>()рни (!дрс(ов блока !!<)2!яти 1::и,и с )р; f! (иии В .!роИЗВОЛЬНОМ П(>РЯДКЕ.

1lc. > ЫО ll3об1)(т(. 1(1 i ß и Вл Я(тс 51 !; Он!11! I I c l)и(. Il а д(2к)!Ости устройства.

1 151 этОГО п>)c f 1ВГа(мое у с рой(тHo со 1ер жи Г элементы 211-РПИ и с цт ик, пKO:1 котороI<> подкл)о icii и вьIK()äó генератора импу,э»сов, и i>ыхo. 1»l со(дине и ы соотв(. тст!((1(110 :О Входа м(I элем I! TÎB 2И-1ПИ, Выходы которых II(23hëi(чеIl »1 COO i ВСТСТВ(ill!0 KO ВХОДс) М ЭТ ().10(1 НОГО О."l()KB пз! зlя Ги и BI !KO. 1

НB 1срт(. she If.(oc)p(I)K !!i! Оло! -схс 1;) ilpc . 1,! Ож(ч! .I()ГО VCT j>() ili 1 BB.

УcTPoif< TB(2 co IcP)K IIT г(kl(2;.)To)2 из!Их 1»соВ

1, (211-, 1)-разрядный счетчиK 2 (Где п --; огари<1) I ИО Ос!!ОВани!О 2 ll!< 1(i адр(. сов п1)ОВ<. р Я е XI () I (> 11(! C i 0 sl !1 1 ОГ О О 10 K il И а м Я Г И ), И н) е IО ц И Й н ". (В О Й В1 х Од З I I е. (и и и > l I i »I l I Выход 4 и у1 c B <) f o

2! « ., lIiI(. (> Ра (12 яда. Выходы .2 Il з!, 1(lдlll ll x Р(131)Я, (Ов . 1- ГО I lo Il-ый 12аз(>яд) и Выходы 6 и

607282 старших разрядов (с и+ l-го по 2п-ый разряд), . элементы 2И-ИЛИ 7,. имеющие, входы 8 — 1 1, соединенные соответственно с выходами 3, 5, .

4 и 6 счетчика 2; и выходы 12, подключенные соответственно ко входам эталонного блока памяти 13 и выходам 14 устройства. Устройство также содержит блок сравнения 15 и блок индикации 16, Входы блока 15.соединены с выходами блока 13 и входами 17 устройства, а его выход — со входом блока индикации 16, Ко входам 17 н выходам 14 устрой- в ства подключается проверяемый .блок памяти

18.

Устройство работает следующим образом.

Предположим, что в рассматриваемый момент. времени счетчик 2 находится в нулевом состоянии. Тогда е. выхода 3 счетчика 2 раз- решающий уровень поступает иа вход.- . 8 элементов 2И-ИЛИ 7, а запрещающий уровень с выхода 4 счетчика 2 поступает ка входы.10 элементов 2И-ИЛИ 7, Сигналы с выходов 5 счет- р чика 2 поступают на входы 9, а сигналы с выходов о поступают на входы .11 элементов :

2И-ИЛИ 7, При этом иа выходах 12 элементов

2И- ИЛИ 7 устанавливается код адреса, соответствующий вы одам 5 счетчика 2, т. е. 00...00.

С обоих. блоков памяти 13 и 18 производится считывание соответствующей этому адресу информации, которая с выхода каждого нз них .поступает на соответствующие входы блока сравнения 15, вырабатывающего при различии

Сравниваемых данных выходной сигнал, поступающий на блок индикации 16.

При идентичности считанной с обоих блоков.

13 и 18 информации на выходе блока сравнения 15. сигнал не вырабатывается и импульс генератора 1 меняет состояние счетчика 2 на.

35 единицу, т. е. на. выходе 3 нулевого разряда счетчика 2 устанавливается запрещающий уровень, а на выходе 4 устанавливается разрешающий уровень, 49 Ири этом на выходе 12 элементов 2И-ИЛИ

7 устанавливается код адреса, соответствующий выходам 6 и старших разрядов счетчика 2, опять 00...00, т. е. после обращения но нулевому адресу в первом такте, so втором такте обращение нроизводигся опять по нулевому ад- as ресу. Вновь производится ечитывание с обоих блоков памяти 13 и 18, @равнение считанной информации, и в случае ее идентичности сле-. .дующий импульс генератора 1 увеличивает состояние счетчика адресов на единицу.

В этом такте производится обращение по первому адресу блоков !3 и 18. Опять повторя-. ется. цикл считывания информации, сравнение ее и прн совпадении данных следующий импульс генератора 1 меняет. состояние счетчика 2 еще на единицу.

В этом случае на выходах 12элементов 2И.ИЛИ 7 установится код адреса, соответствую- ,щий выходам 6. старших разрядов счетчика 2, вновь 00...00, т. е. в этом такте обращение к блоку 18 вновь производится по нулевому айресу. В следующем такте обращение к блоку

18 производится по второму адресу, затем вновь по нулевому адресу, затем по третьему адресу и т. д.

Таким образом, на выходах 12 элементов

2И-ИЛИ 7 будут устанавливаться поочередно в зависимости от состояния нулевого разряда счетчика 2 коды адресов, соответствующих выходам младших разрядов 5, либо выходам старших разрядов 6 счетчика 2.

Обращения к блоку 18 будут производиться в следующей последовательнос ги; первое обращение по адресу 00..00 второе обращение по адресу 00..00 третье обращение по адресу 00..01 четвертое обращение по адресу 00..00 пятое обращение по адресу 00..10 шестое обращение по адресу 00..00 седьмое обращение по адресу ОО..О (2-2" — 2) -.е обращение по адресу 00..00 (2 2" — 1)-е обращение по адресу 11..11

2 К"-е обращение по адресу 00..00

Далее работа устройства происходит аналогично описанному выше,, только Ь этом случае все 2" адресов блока 18 прочитываются после первого адреса, а первый адрес после каждого из вторых адресов. Затем старшие разряды счетчика-устайовятся в состояние 00..10 и все

2" .„адресов блока 18 прочитаются после второго адреса, а второй адрес после каждого цз 2" адресов и т. д., пока . все 2" адресов не прочитаются после адреса .11. 11, а адрес

11....11 после каждого из 2";адресов блока 18.

Таким образом, в устройстве имитируется режим произвольного обращения к блоку 18, позволяющий выявить влияние помех, возникающих по одному адресу, на считанный сигнал по всем адресам блоков памяти, что повышает надежность контроля этих блоков, особенно прн работе блоков на предельной частоте обращения.

Формула изобретения

Устройство для контроля постоянных бло- ков памяти, содержащее генератор импульсов, блок сравнения, входы которого подключены соответственно к выходу эталонного блока памяти и входам устройства, а выход соединен с блоком индикации, отличающееся тем,. то, с целью повышения надежности устройства, оно содержит элементы 2И-ИЛИ и счетчик, вход которого подключен к выходу генератора импульсов, а выходы соединены соответственно со входами элементов 2И-ИЛИ, выходы. которых подключены Соответственно ко входам эталонного блока памяти и выходам. устрой таз.

Источники информации,:принятые во внимание при экспертизе:.

t. Патент Франции № 2)26499, кл. G 06

К 5/ОО, 1973.

2. Авторское свидетельство СССР № 407398, кл. G 11 С 29/00, 1973.

937282

Составитель В. РуАахов

Техред О. Луговая Корректор Н. Тупица

Тираж 7! 7 Полянское

Река«тор H. Каменская

За«аэ 2б! 7/40

LlHHHAH Гогударственн ио «омитет»: Совета Министров СССР ио ",елам наобретеннй н: открытий!

13035„Мое«ва, Ж-ЗЬ, Раушская наб.. и. 4/5

Филиал ППП, аПатент ; г. Ужгорол, ул: Прое«7нан,