Устройство для контроля блоков памяти

Устройство для контроля блоков памяти

Иллюстрации

Показать все

Реферат

 

Оп ИСАНИЕ „„„„

ИЗОБРЕТЕН Ия

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 29.12.76 (21) 24З5818/18-24 (51) M. Кл

2 с присоединением заявки №

C 11 С 29/00

Государственный комитет

Совета Министров СССР оо делам нэооретений н . открытий (23) Приоритет (43) Опубликовано 15.О5.78. Бюллетень №1 (45) Дата опубликования описания ЕФ.D4.78 (53) УДКЬ81.327 (088.8) (72) Авторы изобретения

Л. А. Копосков и А. А. Копотов (71) Заявитель (54) УСТРОЙСТВО БЛЯ КОНТРОЛЯ БЛОКОВ

ПАМЯТИ

Изобретение относится к запоминающим устройствам и может быть использовано при проектировании стендовой аппаратуры для контроля блоков памяти.

Известно устройство для контроля блоков

5 памяти, содержащее счетчики, коммутатор, элементы И, регистр, входы которого соединены с блоком установки (1).

Недостатком этого устройства является то, что оно позволяет обнаруживать небольшое количество ошибок. Наиболее близким техни- 0 ческим рещением к данному изобретению явля-, ется устройство для контроля блоков памяти, содержащее источник управляющих импульсов, первый выход которого подключен ко входу формирователя опросного тока, регистр числа, о входы которого соединены со входами устройства, а выходы — с одними входами блока сравнения, блок индикации (2).

Недостатком этого устройства является то, что оно не может. обеспечить контроль ошибок типа «прошивка в одно окно», что снижает дос- 2о товерность контроля.

Цель изобретения — повышение достоверности контроля за счет обеспечения контроля ошибок типа «прошивка в одно окно» как в режиме проверки отдельных адресов, так и в ! режиме автоматического перебора массива адресов.

Поставленная цель достигается тем, ч го предлагаемое устройство содержит элементы 11, дополнительный формирователь опросного тока и счетный триггер, один вход которого подключен к первому входу первого элемента И, а .другой — к первым входам второго, третьего и цтвертого элементов И, первый и второй выходы источника управляющих импульсов соединены соответственно со вторыми входами второго и третьего элементов И, третий и четвертын входы источника управляюгцих импульсов подключены соответственно ко вторым входам первого и четвертого элементов И и входу счетного триггера, выходы первого, второго и четвертого элементов И соединены соответственно с управляющим входом регистра числа, входом дополнительного формирователя опросного тока и одним из входов блока индикации. третий вход третьего элемента И подключен к выходу блока сравнения, другие входы которого соединены со входами устройства, а выход третьего элемента И подключен к другому входу блока индикации.

На фиг. 1 представлена функциональная схема предложенного устройства;. на фиг. 2 —временная диаграмма его работы.

607283

Формула изобретения

Устройство содержит источник управляющих импульсов l, счетный триггер 2, формирователь опросного тока 3, регистр числа 4, блок сравнения 5, первый элемент И 6, дополнительный формирователь опросного. тока 7, второй 8, третий 3 и четвертый 10 элементы И.

Входы и выходы устройства подключены к выходам и входам контролируемого блока памяти 1!. Блок ll содержит дешифратор !2, информационные провода !3, прошивающие разрядные сердечники 14, однополярные усилители считЫвания 15, дополнительный провод 16.

В состав устройства для контроля блоков памяти входит также блок индикации l7.

Один выход триггера 2 подключен к первому входу элемента И 6, а другой — к первым входам. элементов И 8 — 10; первый 18 и второй 19 выходы источника управляющих импульсов t соединены соответственно со вторыми. входами элементов И 8 и 9, третий 20 и четвертый 21 выходы источника управляющих импульсов 1 подключены соответственно ко вторым входам элементов И 6, 10, выходы элемен;-oa И 6, 8, 10 соединены соответственно с управляющим входом регистра числа 4, входом формирователя 7 и одним из входов блока индикации 17, третий вход элемента И 9 подключен к выходу блока сравнения 5, другие входы которого соединены со входами устройства, а выход элемента И 9 подключен к другому входу блока индикации 17.

Устройство работает следующим образом.

С одного из вьщодов счетного триггера 2 снимается импульс разрешения на прохождение через элемент И 8 импульсов 22 с выхода

18 источника управляющих импульсов 1, а также через элементы И 9 и 10 соответственно импульсов 23 н 24 с выходов 19 и 20 источника управля|ощих импульсов 1, только в .-.етном цикле работы устройства (см. фиг. 2).

С другого выхода счетного триггера 2 на

,.:лемент И 6 подается импульс разрешения на прохождение импульсов 24 с выхода 20 источника управляющих импульсов 1 только в нечетном цикле, Импульсное напряжение 22 временной диаграммы с выхода 18 источника управляющих импульсов поступает на вход формироватеЛя 3, который в каждом цикле формирует ток через дешифратор !2 в информационных проводах 13 блока памяти ll, прошивающих разрядные сердечники 14 в различных направлениях. Наведенная от этого тока в разрядных обмотках сердечников 14 ЭДС сигналов подается на входы однополярных усилителей считывания 15, на стробируемые входы которых поступает в каждом цикле строб 23 с выхода 19 источника управляющих импульсов 1, C выходов усилителей 15 в момент строба

23 считанный информационный код поразрядно подается на входы регистра числа 4, предварительно в первом (и далее в каждом нечетном) цикле установленного в «О» импульсом

25 с выхода элемента И 6 и на, одни из вхог ;îB блока сравнения 5.

5 !

î

С выхода регистра числа 4 записанный в первом цикле информационный код снимается на другие входы блока сравнения 5.

Во втором цикле работы устройства с выхода элемента И 8 импульсное напряжение

26 подается на вход дополнительного формирователя 7, который в четные циклы в дополнительном проводе 16, прошивающем все разрядные сердечники в направлении, соответствующем логическому нулю, формирует ток такой полярности, что импульсное напряжение считанных сигналов, формируемых с помощью основного формирователя 3, сдвигается в сторону логического нуля. П.ри этом в тех разрядах, где прошивка выполнена в одно окно, т. е. с ошибкой, сигнал на входе усилителей считывания 15 будет соответствовать логическому нулю, тогда как в предыдущем цикле, без дополнительного кода, сигнал будет соответствовать логической «1». Считанный при этом во время прихода строба 23 с выходов училнтелей 15 код, не изменяя записанной в первом цикле информации в регистре числа 4, поступает на одни из входов блока сравнения кодов

5. При появлении в элементе И 9 разрешающего импульса 26 на вход блока индикации !7, предварительно установленного испульсом 27 в «0» с выхода элемента И 10, проходит сигнал сравнения 28 информационного кода, записанного в регистр числа 4, в первом цикле

„1 с кодом, снятым с однополярных усилителей

15 во втором цикле. Несравнение кодов высвечивается блоком индикации !7, что соответствует ошибке типа «прошивка в одно окно».

Таким образом описанное устройство позволяет существенно увеличить достоверность контроля и расширить область его применения.

Устройство для контроля блоков памяти, содержащее источник управляющих импульсов, первый выход которого подключен ко входу формирователя опросного тока, регистр числа, входы которого соединены со входами устройствами, а выходы — с одними входами. блока сравнения, блок индикации, оглачающееея тем, что, с целью повышения достоверности контроля, оно содержит элементы И, дополнительный формирователь опросного тока и счетный триггер, один выход которого подключен к первому входу первого элемента И, а другой — к первым входам второго, третьего и четвертого элементов И, первый и второй выходы источника управляющих импульсов соединены соответственно со вторыми входами второго и третьего элементов И., третий и четвертый выходы источника управляющих импульсов подключены соответственно ко вторым входам первого и четвертого элементов И и входу счетного триггера, выходы первого, второго и четвертого элементов И соединены соответственно с управляющим входом регистра,числа, входом дополнительного формирователя опросного тоr

I

I

1ю

1

I

1 !

1

1

1

1

Составитель В Рудаков

Техред О. Луговая Корректор А. Гриненко

Тяраж 717 Подписное

Редактор Н. Каменская

Заказ 2617 40

11НИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-З5, Раушская наб., а. 4/б

Филиал ППП «Патент> ° г. Ужгород, ул. Проектная, 4

5 607288 6 ка и одним иэ входов блока индикации, третий Источники информа1.:.н, принятые во энивход третьего элемента И подключен к выходу мание при экспертизе: блока сравнения, другие входы которого сое- . Авторское свидетель:. о СССР N 27328l, дииены со входами устройства, а выход третье- . кл. G II С I I 00, I969. го элемента И подключен к другому входу бло- 2. Авторское свидетельс1 во СССР М 277858, ка индикации. кл. Q II С 29/ОО, 1969.