Устройство для суммирования единиц

Устройство для суммирования единиц

Иллюстрации

Показать все

Реферат

 

юГ

l }а:е+ }}а те..н, ь " о}е х 1

Союз Советски}}

Социалистических

Республик (61) Дополнительное к авт. свил-ву (22) Заявлеио23.01.76 (21) 2317778/18-24 (51) ф. 1(л с присоедине}}нем заявки М (23) Г!рнор}}тет (43) 0}}убликовано 25.05.78.Б}оллетень № 19 (15) Дата опубликования описания 29.05.78

G 06 Р 7/50

Гасударственный комитет

Совета Министров СССР оо делам наооретений и открытий (53) 5 ДК681 325 (088. 8) (72) Авторы изобретения

М. С. Еепков, Е. А. Братальск}тй и С. С. Капинчев (71) 3 а я вите л ь (Г)4) УСТ1 ОЙСТВО 11ЛЯ СУММИРОВАНИЯ ЕДИШШ

rae C e.

11зобретение относится к обт}асти цифровой вычислительной техники.

Известны устройства суммирования 13 епи}}ип (1), (2). Устройства — аналоги ñî}}åðжат Гт -разрядный регистр исходного кода. И - Ь -разрядный регистр результата (В=Е,Л) и умм.,рь, Недостатком таких устройств является нев }зможность формирования всех сумм вида: к

% л., где Х.; =0,1; К = 1 -. tl.

}а

Протот}тном изобретения явпяется устройство дпя суммирования единиц, содержа}пее

Г1-разрядный регистр исходного кода, т} 5— разрядил}й регистр результата (5 =Во1и 1 h ) и сумм аторь} (3).

15 с

Однако устройство ймеет недостаточное быстродействие T.ê. максимапь}}ая задержка пропор}}т}она}ьии количеству разрядов: к онст il}lt а; за}н ржк а элементарного суммато1э! м кса ячество ра:}рядов. 25

11елью изобретения является увеличение быстродействия устройства при оптимальном увеличен}и затрат оборудования.

Йля дэстиже}}ия этой пели устройство содержит тт} блоков предварительного суммирования, (}т}-g ) блоков выходных сумматоров и блок опорных сумм, причем тт /тт} входов каждого -го (т= 4 —:етт) блока предварительного суммирован}}я ссвд}}пень} с вь}ходами регистра входного кода, ефуе групп выходов каждого т -го (вЛГд) блока предварительного суммирования соеди}}энь} с соответствующими группами входов каждзгo (т - Г )-го блока выходных сумматоров, другие т} l }те групп входов которого подключены к (- е )-ой группе выходов блока опорных сумм, каждая (g 4 )-ая группа входов которого лодки}очена к Г} Ю -o}} группе }}}}ходов ($ -"()-гv 6пока иредв арительного суммирова}}}}я, Г} jkтт групп }}ь}ходов первого блока предвар}}тель}}ого суммирования подключеHbl к первым Г}/етт группаM входов регистра результата, остальные группы входов котороГо и >аключс пи к I руинам выходов бп оков выходных су мматоров.

6081 58!

1ля лостижения цели также каждый блок предварительногo суммирования H блок ollopных сумм, имеющий 3 групп входов и б групп выходов, состоит из многоразрядных сумматоров.,составляющих ярусов(Р=СОЯЯ

6/2 сумматоров в каждом, групп входов каждого яруса подключены к соотве тствуюшим 5 группам выходов предыдущего яруса, < /2 сумматоров в каждом

Я -ом (Q"- t") ярусе блока образуют 6/д групп по Д сумматоров в каждой, причем первые входы сумматоров каждой Р -ой (P-È -.8ф) группы каждого g -го яруса подключены соответственно к (Яр-4 )g +

+ 4 ) «Ойр а а у P "2g Ой ГРУППам ВХОДОВ 15 данного яруса, а выходы этих сумматоров к соответствующим выходам данного яруса, остальные Выходы данногО Hp ña подключены к соответству-ющим входам того же яру. Оае вторые входы сумматоров каждой Р-Ой 2О группы сумматоров каждого g -го яруса блока подключены к (2 +(p- Й2 )-ой группе входов данного яруса.

На фиг. 1 .изображена блок-схема устроАсгаа; на Фиг. 2 изображена структура блоков, предварит.ельного суммирования и опорных сумм1 на фиг. 3 показана структура блоков выходных сумматоров.

Устройство содержит д -разрядный регистр входного кода 1 A 8 -разрядный ре- ЗО гистр результата 2 п, блоков предваритель ного суммирования 3, блок опорных сумм 4 и (й1" 1 ) блоков выходных сумматоров 5.

Блоки предварительного суммирования 3, опорных сумм 4 и выходных сумматоров 5 З состоят из сумматоров 6, причем в блоках предварительного суммирования 3 и опорных сумм 4 эти сумматоры сгруппированы в ярусы 7, причем каждый ярус 7 блока O6pa Ior несколько групп сумматоров 8. ф)

Устройство выполнено следующим образом, Каждый блок предварительного суммирования 3 имеет h jW входов и д / пгрупп выходов, причем входы этих блоков соединены с выходами регистра входного кода 1. Ездок опорных сумм 4 имеет (.N" f ) группу вхс ! дов и выходов, причем 1 -я группа входов (1=1: ITI-<) соединена со старшей группой выходов q-го блока предварительного суммирования 3. Каждый блок выходных сумматоров 5О

5 имеет Q /Ич flap групп входов и 1/пчгрупп выходов, причем первые группы входов каждой пары 1 -го блока выходных сумматоров 5 соединены с j -Ой группой выходов блока опорных сумм 4, B вторая группа входов -ой пары (j =1-. —,.„) 1 — го блока выходных

II сумматоров 5 — с g -ой группой выходов (1 +1 )-го блока предварительного суммиро— ванин 3, Первые II(III групп входов регистра результата 2 соединены с соотютствуюши60 ми группами выходов первого блока предварительного суммирования 3, а остальные группы входов - с соответствующими группами выходов блоков выходных сумматоров

5.

Каждый блок предварительного суммирования 3 и блока опорных сумм 4, имеющий

6 групп входов и (групп выходов, состоит из многоразрядных сумматоров 6, составляющих ; ярусов 7 (Р оф f) по f!Я сумматоров 6 в каждом, 8 групп входов каждого яруса 7 подключены к соответствующим группам выходов предыдущего яру6 са, 1 /2 сумматоров 6 и каждом ..у -ом (g "-" ) ярусе 7 блока предварительного суммирования 3 и опорных сумм 4 образуют

8/2 трупп 8 сумматоров 6 по ЯР " сумматоров в каждой группе. Первые входы сумматоров 6 каждой р -ой (P " -В/2 ) группы 8 каждого g -го яруса 7 подключены

Ф-4 соответственно к j(2 p - 1 ) 2 + 1 ) -ой, р.2 -ой группам входов данного яруса, а выходы этих сумматоров 6 к соответствующим выходам данного яруса 7, ocratlI,Hble выходы данного яруса 7 подключены к соответствующим входам того же яруса 7. Вторые входы сумматоров в каждой р -ой группы 8 сумматоров каждого g -ão яруса 7 подключены к (2 1(р-1) 2 )-ой группе вхоЯ -М дов данного яруса 7 °

Сущность изобретения заключается в том, что в него включены п блоков предварительного суммирования, блок опорных сумм и ()чт- () блоков выходных сумматоров.

Введение в предлагаемое устройство указанных блоков позволяет распределить процесс вычисления сумм, что существенно повышает быстродействие устройства. 1 -й блок предварительного суммирОВания (1 "- Π—, щ" 1 ) подсчитывает И1лт предварительных сумм вида; и Yl

Х, ГДЕ К = †. i — (1+ < ) -1

Д

Il1 YIl

1= 1

Блок опорных сумм, используя старшие предварительные суммы соответствующих блоков, вычИсляет (171-1) опорную сумму, j -й блок выходных сумматоров (j = 4-;п1-<) складывает g -ю опорную сумму с П)щпредваритель 1ыми суммамп соответствуюшего блоKB предварительного суммировишя.

Устройство работает следующим Образом.

В исходном состоянии в регистр 1 заносится исходный код Х-j 31 Все разряды делятся IIB & групп по II/лт разрядов в каждой. Dance разряды одной группы из регистра 1 подщотся на блок предварительного сум,fffpoaBI»III 3. Подсчитанные в блоках 3 старшие суf ff fEI (кроме суммы последнего д-ro блока 3) поступают н» блок опорных сук;"f 4. В блоке 4 ы шсз:.ктч я (Ф - 4 ) 608158

В исходном состоянии в регистр 1 зано сится 16-ти разрядный исходный Koll Весь р код делится на 4 группы на $ разряда в каждой. Четверка разрядов -ой группы ()<4-.4-) регистра 1 поступает на y -N блок предварительного суммирования 3, где происходит формирование 4-х сумм. Три стар-g$ шие суммы бпоков 3 подаются на блок опорных сумм 4, а все суммы f -го блока 3.— на (у - ()-й блок выходных сумматоров 5.

На выходе блока 4 формируются 3 опорные суммы. Опорная сумма С (С = 1 ф 3) пода- З0 ется на С-й блок выходных сумматоров 5, где .она складывются с суммами (С - 1)-ro

0,44

0,8

32 0,64

2,8

140

0,8

528

10,56

2068 41,36 50 1,0

1024 типом увеличивается незначительно. Епагодаря введению однотипных блоков схема получается однородной и легко реализуется с помощью больших интегральных схем (ВИС) 1. Устройство для суммирования единиц, содержащее И - азрядный регистр входного кода, и 5 -разрядный регистр результата (&=Софи) и сумматоры, о т и и ч а ю щ е2.5 опорных. сумм. Опорные суммы с выхода блока 4 подаются на блоки выходных сумматоров 5, В каждом бпоке 5 одна опорная сумма скпадывются с предварительными. суммами соответствующего блока 3. Результат

5 каждого сложения выдается на выход блока

5. В результате на выходе всех блоков 5 образуется (ll" ) сумм вида:

tl

03

К

ЕХ„, где К= — —. m

1-4

le

Эти суммы, а также суммы с nepsor.î блока предварительного суммирования. 3, записываются в регистр результата 2.

В качестве примера рассмотрим работу устройства, имеющего следующие параметры:

И= 16, .Ф= 4.

Таким образом, выигрыш в быстродействии значителен и быстро растет при увеличении числа разрядов Yl.

Такое устройство может быть использовано в спецпроцессорах (например в процессорах редактирования мощных вычислительных систем 4-го поколения), кроме того, предлагаемое устройство позволяет значительно увеличить производительность различных устройства управле1п!и.

Обьем оГ>орудоцаиия предлагаемого уст60 ройсгва ло сраки.иию с устройством-протоблока 3. Результат каждого спожения выдается на выход блока 5. В итоге íà всех вы« ходах блоков получаются 12 сумм вида:

Е Х;

121 гдеК =4-;16

Эти 12 сумм, а также четыре суммы с выхода первого блока 3, заносятся в регистр реэупьтата 2 и работа устройства as этом зак анчивае тся.

Максимальная задержка устройства - прототипа;

Т1= 2(И+ ЮОЧ2П ) Г, где, — задержк а одного и огического апв мента .

Максимальная задержка предпагаемого уст» ройства: а + +1 +14 где: 4 — максимальная задержка блока Э вЂ” максимальная задержка бпока 4 ф - максимапьная задержка блоке 5 — время запнси,;в регистр 2

1 1в 2 Э 2

8egy t2%43%260928 t4 = 2C

В таблице приведейа оценка быстродействия устройства прототипа и предлагаемого устройства при их реализации на микросхемах серии 133 (Логика — 2 ) (Г20наек) Формула изобретения е с я тем, что, с целью увеличения быстродействия, устройство содержит Гп блоков цредварительного суммирования, (N-1) блоков выходных сумматоров и блок опорных сумм, причем П 1 пвходов каждого -го (=1-:в) блока предварительного суммирования соеди- иены с выходами регистра входного кода, p,jr групп выходов каждого -го ($ 3-:rn) блока предварительного суммирования соединены с соответствующими группами входов каждого (-1 )-ro блока выходных сумматоров, другие И1Ф групп входов которого подключены к (j — )-ой группе выходов блока опорных сумм, каждая (- )-ая группа входов которого подключена к И j щ-ой груп-1 пе выходов (3 - < )-ro блока предварительного суммирования, n /rn групп выходов первого блока предварительного суммирования подключены к первым П /Фгруппам входов регистра результата, остальные группы входов которого подключены к группам выходов блоков выходных сумматоров.

2, Устройство для суммирования единиц по п. 1, о т л и ч а ю щ е е с я тем, что каждый блок предварительного суммирования д и блок. опорных сумм, имеющий 6 групп входов и 6 групп выходов, состоит из многоразрядных сумматоров, составлыощих j ярусов (Р = fag>C) по 8 j2 сумматоров в каж8 дом, 8 групц входов кц.одого яруса подключены к соответств„ющим 6 группам выходов предыдущего яруса, P./Я сумматоров в каждом g -ом (g = < -",2) яруса блока образуют 0./Я Кгрупп по 2< сумматоров в каждой, причем первые входы сумматоров каждой Р-ой (P = <: 8>

-го яруса подключены соответственно к (2 р - 4 ) /24 +,4 ) -ой,..., р g <-ой группам входов данного яруса, а выходы этих сумматоров к соответствующим выходам данного яруса, остальные выходы данного яруса подключены к соответствующим входам того же яруса, вторые входы сумматоров каждой Р -ой группы сумматоров каждого

g-f

f го яруса блока подключены к (2 (р-11 ° ° g<) -ой rpyrme входов данного яруса.

Источники информации, принятые во внимание при wcnepraae:

1. Авторское свидетельство СССР № 439017, кл. Q 1 1 С 19/00, 1973.

2. Мелкумян Л О. Синтез параллельного счетчика и его оптимизация, Вопросы радиоэлектроники, серия ЭВТ, вып. 9, 1974, с. 98.

3. Мелкумян L1 О Синтез параллельного счетчика и его оптимизация. Вопросы радиоэлектроники, серия ЭВТ, вып. 9, 1974, с. 96 .

608158

ЦНИИПИ Заказ 3325/5

Тираж 82 6 Подписное

Филиал ППП Патент, г . Ужгород, ул. Проектная, 4