Устройство задержки импульсов

Устройство задержки импульсов

Иллюстрации

Показать все

Реферат

 

) f--8

7ho». э э - к

АЙИ

ОПИС Е

Союз Советских

Социалистических

Респ убпик (t3) 612401.ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЙЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 20.01,77 (21) 2443623/18 21 с присоединением заявки №(51) М. Кл.

Н 03 К 5/13

OH 03 К 5/18 (23) Прноритет

fîñóäàðñòâåííèé комнтет

Соната Мкннстроо СССР оо делам нэаоретеннй н отквепнй (43) Опублнковвно25.06.78,Бюллетень Ке23 (53) УДК 621.374,5 (088.8) (45) Дата опубликования опнсання07. 06.78

A. И. Arses, А. М. Свмедов a A. А. Тарасов (72) Авторы нзобретенкя (71} Заявптедь

Научный центр Каспий" (54) CTPOACTBO ИЩЕРЖКИ ИМПУЛ bCOB

Изобретение относится к импульсной тех.нике и может быть использовано в устройствах автоматики и телемеханики.

Известны устройства задержки импульсов, содержащие переключатель тока, управляемый входными импульсами, интегрирующую RCцепь, пороговый каскад и выходной каскад

fI). Эти устройства имеют недост.-точную помехоустойчивость.

Известны устройства, содержащие переключатель тока, управляемый входными импульсами, интегрирующую RC-цепь, конденсатор которой подключен к входу порогового каскада, диоды, резисторы (2).

Целью изобретения является повышение помехоустойчивости.

Достигается это тем, что в устройство, сод.ржащее переключатель тока, управляемый входными импульсами, интегрирующую RCцепь, конденсатор которой подключен к входу порогового каскада, подсоединенного выходом к входу выходного каскада, диоды, резисторы, введены два зарядно-разрядных ключа на транзисторах разного типа проводимости, причем коллекторы укаэанных транзисторов через диоды соединены с одним из выводов резистора интегрирующей RC-цепи, с другим выводом которого соединены эмиттеры, а базы через резисторы соединены с выходом выходного каскада.

На чертеже представлена принципиальная

5 схема устройства, Устройство содержит переключатель тока, выполненный на транзисторах I и 2 н управляемый сходными импульсами, интегрирующую Кс-цепь, состоящую из резистора 3 и конденсатора 4, пороговый каскад на транзисторе 5, выходной каскад на транзисторах

6 и 7, диоды 8 — 10, резисторы I I — 20, зарядноразрядные ключи, выполненные на транзисторах 21, 22 разного типа проводимости.

Устройство работает следующим образом.

И В некоторый исходный момент времени при подаче на вход логического нуля транзистор

I открывается, а транзистор 2 закрывается, в результате чего конденсатор 4 экспоненциально заряжается. При этом транзисторы 5 и 6 открыты, а транзистор 7 закрыт, что обуславливает запирание транзистора 2! и отпирание транзистора 22, в силу чего заряд конденсатора 4 осуществляется практически только через резистор 3, а щунтирующее действие открытого транзистора 22 предотвращает диод

Ж 9. По истечении времени, равного времени за612401

Формула изобретения

Составитель И, Радьков

Техред О. Луговая Корректор H. Туника

Тираж 108о Подписное

Редактор E. Гончар

Заказ 3477/52

ИНИИПИ Государственного комитета Совета Мини ;тров СССР по делам изобретений и от к р ыт н й

I f 3035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП «Патент», r. Ужгород, уа. Проектная, 4 держкн, напряжение на конденсаторе 4 достнгает верхнего порогового уровня, нри котором, благодаря положительной обратной связи, осуществляемой реэнстором 16, транзисторы 5 н 6 лавннно запираются, а транзистор 7 отпирает-. ся, что вызывает отпирание транзистора 21 н запнраяне транзистора 22. В результате конденсатор 4 через открытый коллекторный переход транзистора 21 н диод 8 мгновенно заряжается до напряжения источника питания.

Одновременно на эмнттере транзистора 5 формируется нижний пороговый уровень напряження сравнения.

Прн воздействии на вход логической еднннцы транзисторы l и 2, соответственно, переходят в состояние протнвоположное исходномд.

В результате конденсатор 4 экспоненцнально разряжается через резистор 3 н открытый транзнстор 2. Шунтнрующее действие открытого транзистора 21 нсключается днодом 8. По нстеченнн времени, равного времени задержки, напряжение на конденсаторе 4 снижается до ннжнего порогового уровня н транзистор 5 лавинно отпирается, что прнводят к одновременному запнранню транзисторов 7, 21 и отпнранню транзистора 22. Конденсатор 4 в данном случае мгновенно разряжается через диод

9 н транэнсторы 22 н 2. Устройство нрнходнт в первоначальное состояние.

Изменение выходного состояния рассматриваемого устройства сннфазно изменению входного через интервал, равный времени эадержкн.

Прн изменении входного состояния относнтельно некоторого негодного на время, меньшее собственного времени задержки, ннтегрнрующнй конденсатор 4 экспоненциально заряжается нлн разряжается через резнстор 3, а прн возврате входного состояния в исходное кочденсатор 4 мгновенно разряжается нлн заряжается до экстремального уровня, предшествующего входному изменению, что н предотвращает интегрирование коротких, в данном случае ложных, импульсов.

Налнчне дополнительной эарядно-разрядной цепи позволяе повысить помехоустойчнвость предлагаемого устройства, а также нспользовать его в качестве селектора разно19 полярных импульсов декорнрующнх систем, осуществлять защиту цепей логических элементов с памятью от воздействия импульсных помех.

Устройство задержки импульсов, содержащее переключатель тока, управляемый входными импульсами, интегрирующую RC-цепь, конденсатор которой подключен к входу поро35 гового каскада, подсоединенного выходом к входу выходного каскада, диоды, резисторы, оглича/ощеесл тем; что, с целью повышения помехоустойчивостн, в пего введены два зарядно-разрядных ключа на транзисторах разного типа проводимостн, причем коллекторы указанных транзисторов через диоды соеднне ны с одним нз выводов резнстора интегрирующей IK-цепи, с другим выводом которого соединены эмнттеры, а базы через резнсторы соедпнены с выходом выходного каскада.

Источяякн информации, принятые во вннманне прн экспертизе:

l. Авторское свндетельство СССР № 377963, М. 1 л.а Н ОЗ К о/04, 1970.

2. Заявка Яноннн ¹ 49 — 22348, кл. 98 (5), + 1974.