Устройство для динамического контроля цифровых микросхем

Устройство для динамического контроля цифровых микросхем

Иллюстрации

Показать все

Реферат

 

614436 рой . выходы регистра управления входными сигнаЛами соединены соответственно с первым входом блока формирования входных сигналов и с первым входом блока срав, нения, .выход которого соединен со входом блока управления. Выход регистра управления синхронизацией соединен со вторым входом блока синхронизации, первый и второй выходы которого соединены соответственно со вторым входом блока формирования входных сигналог с первым входом блока формирования выходных сигналов.

Первый выход блока формирования эталонных уровней соединен со вторым входом блока формирования выходных сигналов, третий и четвертыЛ входы которого соединены соответственно с первым выходом регистра результата и с выходом контролируемой микросхемы. Выход блока формирования вь;ходиых сигналов соединен со вторым входом регистра результата, второй выход которого соединен со вто.рым вхедом блока сравнения. Выход блока формирования входных сигналов соединен со входом контролируемой микросхемы 12 . Известное устройство не позволяет в аолу- . провадниковы: цифровых микросхемах, имеющих только внешние выводы, определить неисправность иа входах контролируемой икросхемы.

ЦЕлью изобретеиия . является . новышенне быстродействия.

:Поставленная щель достигается тем, что в предложенное устройство введен блок контроля входных сигналов, выход которого соединен сю вторым входом регистра унравления входивпМ сигналами. Иервыщ, второй, третий я четверпый зходы блока контроля входных сигналов сеадииен соответственно с выходом блока формщйзваяия входных сигналов, с первым выходом регястра управления входными сигналамм, с третьим выходом блока синхронизации и со вторым выходом блока форм йроваиия эталонных уровней.

Иа чертеже представлена структурная схе-. м а устройства для динамического контроля цифровых микросхем.

Устройство содержят блок управления (например, ЭВМ) l, регистр управления входными сигналамн 2, регистр управления синхронизацией" 3, блок синхронизации 4, регистр управления эталонными уровнями 5, регистр результата 6, блок сравнения 7, блок формирования эталонных уровней 8, блок формирования входных сигналов 9, блок контроля входных сигналов 10 и. блок. формирования выходиых сигналов 11.:

Блок управления 1 соединен с установочными вхбдами триггеров регистра управления входными сигналами 2, .регистра управления синхронизации 3, регистра управления эталонными .уровнями 5, регистра результата 6 н . c пусковым входом блока синхронизации 4. ВыхОлы триггеров регистра 2 подключены к раз. 1 ешавщим входам блока формироваийя входим сигналов 9, к логическим входам блока

5 фф

О

М контроля входных сигналов 10, к входам блока сравнения 7 и непосредственно ко входу блока управления 1. Выходы регистра 3 подключены к управляющим входам блока синхронизации 4.

Выходы регистра 6 подключены к логическим входам блока формирователя выходных сигналов 11. и ко входам блока сравнения. Выходы блока синхронизации 4. подключены к стробируемым входам блока формирования входных сигналов 9, блока контроля входных сигналов 10, блока формирования выходных сигналов 11. Блок формирования эталонных уровней 8 подключен к логическим входам блока контроля входных сигналов 10 и блока формирования выходных сигналов 11, выходы которых соединены со счетными входами триггеров регистра 2 и регистра 6. Выходы блока формирования входных сигйалов 9 соединены со входами контролируемой микросхемы 12 и с логическими входами блока контроля входных сигналов 10. Выходы контролируемой микросхемы 12 подключены к логическим входам блока формирования выходных сигналов l l

Устройство работает следующим образом.

Блок управления l выдает на триггеры регистра 2, 3, 5 и 6 коды, необходимые для выполнения одного такта контроля. и запускает блок синхронизации 4.

Блок формирования эталонных уровней 8 но заданному коду подготавливает на входах блоков 16 и 11 эталонные уровни, для сравЗЮ пения с входными и выходными уровнями.сигналов контролируемой микросхемм 12 в моменты времени, задаваемые блоком .синхронизации 4. Блоки 10 и 11 в. соответствии с заданными инструкциями на регистрах 2 и 6, эталонными уровнями. блока 8, состоянием входных и выходных сигналов контролируемой микросхемы 12 s моменты времени, определяемые блоком синхронизации 4, вырабатывают сигналы, которые устанавливают по счетным входам триггеры. регистров 2 и 6 в «нуль», если

4в по соответствующим выводам контролируемой . микросхемы 12 на данном такте оказалась годюй,И я единицу», если контролируемая микросхема 12 оказалась по соответствующим выводам бракованной. Если все триггеры регист45 ров 2 и 6 на данном такте контроля устанавливались в «нуль», то блок сравнения 7 посылает в блок управления 1 сигнал годности контролируемой микросхемы 12. Нри браке микросхемы на такте контроля блок управления 1 снимает информацию с регистра 2 и 6. При этом

% единичною значение в разрядке с ггываемого кода указывает. HB неисправность по соответ, ствующему выводу контролируемой микросхемы, 12.

Таким образом, за такт контроля система

Позволяет определить неисправность как на выходных, так и на входных выводах объекта контроля, ° °

Фар,иула изобретения .Устройство для динамического контроля цифровых микросхем содержащее блок управлеиия, .регистр управления входными сигнала6Е4436

Составитель И. Сигалов

Техред О. Луговая Корректор H. Япемнрскаи

Тираж 826 .. Подписное

Редактор Л. Утехина

Заказ 3697/41

0НИИПИ Гоеударствеиногб комитега Совета Министров СССР по. делам. «зобретенф и отнреггна

l !3035, Москва, Ж-35, Раувская наб. д. 4/5

Филиал ППП. «Патент»; г. Ужгород, ул. Проектная. 4 мн, регистр управления синхронизацией, регистр результата, регистр управления эталонными уровнями; блок сравнения, блок формирования эталонных уровней, блок сикхронизацин, блок формирования входных сигналов и блок формирования выходных сигналов, причем первый,. второй и третий выходы блока управления соединены соответственно с первыми входами регистра. управления входными сигналами и регистра результата, с первым входом блока синхронизации, со входом регистра управления синхронизацией и со входом регистра управления эталонными уровнями, выход которого соединен со входом блока. формирования эталонных уровней; первый и второй выходы регистра управления входными сйгналами соединены соответственно с первым входом блока формирования входных сигналов и с первым входом блока сравнения, выход которого соединен со входом блока управления, выход регистра . управления синхронизацией соединен со вторым входом блока синхронизаций,.первый и второй выходы которого соединены соответст венно со вторым входом блока формиуоваиия входных сигналов; с первым входом блока формирования выходных сигналов, первый выход блока формирования эталонных уровней соединен.со вторым входом блока формирования выходных сигналов, третий и четвертый входы которого соединены соответственно с первым выходом регистра результата и с выходом контролируемой микросхемы, выход блоS ка формирования выходных сигналов соединен. со вторым входом. регистра результата, второй выход которого соединен со вторым входом блока сравнения, выход блока формирования входных сигналов соединен со входом контролируемой микросхемы, отличающееся тем, что, с целью повышения быстродействия, в устройство введен блок контроля выходных сигналов, выход которого соединен со вторым входом регистра управлений входными сигйалами, первый, второй, третий и четвертый входы блока контроля входных сигналов соединены соответственно с выходом блока формирования входных сигналов, с первым выходом регистра управления входными сигналамн, с третьим выходом блока синхронизации и со вторым выходом блока формирования эталонных уровней.

Источники информации, принятые во внй манне нри экспертизе:

1. Патент Англии, № 1366324, кл. .. б 11 С 29/08, 3974, 35 2. Сборнмк «Диагностика неисправностей вычислительных машин», М., «Наука», l965, с. 124 — t3l.