Временной выравниватель каналов для передачи дискретных сигналов

Временной выравниватель каналов для передачи дискретных сигналов

Иллюстрации

Показать все

Реферат

 

ОЛ КСАНКЕ

КЗОБРЕТЕЙКЯ

Й АВТОРСИОМУ СВИДИЕЯЬСХВУ (61) Дополнительное к авт. свил-вусоюз Советских

Социалистических

Республик (> ) 614540 (51) М. <л,2 (22) Заявлено29.09.75 (Я) 2175665i18-09 е присоединением заявки №(23) Приоритет(43) С)публиковано05.07.78.Бюллетень № 25 (45) Дата опубликования описания 09 06 76

Н О В З О государстиеииый иамитет йаата Иииис рои ИР м дман ижбрщиий

И OTKPIHTH8 (53) УДК 621.391.. Взз(068.8) (72) Авторы изобретения

Б. К. Бопдин, В. Г. Балакай и С. В. Соповьев (71) Заявитель (54) ВРЕМЕННОЙ БЫРАВНИБАТЕЛЬ КАНАЛОВ ДЛЯ ПЕРЕДАЧИ

ДИСКРЕТНЫХ СИГНАЛОВ

Изобретение относится к электросвязи и дэны фазовый дискриминатор, коммутатор чаоможет использоваться в системах передачи тDT и переключатепь режимов, при этом выдискретной информации по каналам связи с :ход блока задержки через фазовый дискримиизменяющимися параметрами. натор подкпючен z одному из входов перекпюИзвестен временной выравниватель кана- .чатепя режимов, к другому входу которого пов дпя передачи дискретных сигналов, содер-, подкпючен выход блока контроля, а выход пежащий входной коммутатор каналов, выходы рекпючателярежимовподкпюченквходубль- которого непосредственно и через бпок задерж- кауправпения,допопнитепьныйвыходкоторо ки подключены к входам выходного коммута- гоподключенкуправпяющимвходам входно,тораканапови блока контроля, а также,го комму T&TDpB канапов, выходного коммута, блок управления, выход которого подкпю-! тора канапови коммутатора частоты, выход чен к управляющему входу блока задерж- которого подключен кдругому входуфазового ки (1). дискриминатора, причем на управляющий вход

Однако crow временной выравниватель име- переключатепя режимов поданы тактовые имет низкую точность выравнивания. И,пупьсы поиска, на управляющий вход блока

Цепь изобретения — повышение точности управления - сигнал блокировки, а на входы в ы ра внивания. коммутатора частот поданы тактовые импупьдпя этого в временной выравниватепь ка- сы, соответствующие входным информационным палов дпя передачи диокретных сигналов, со последовательностям первого и второго канадержа пий входной коммутатор каналов, выхо- щ пов. ды которого непосредственно и через блок за- На чертеже изображена структурная эпект держки подключены к входам выходного ком- рнческпя схема предложенногб временного вы- . мутатора каналов и бпока контропя, а также равниаатепя каналов. блок управления, выход которого подключен Временнон выравниватепь каналов содерк управпяюп.,ему входу бпока задержки.„вне- д жит входной коммутатор 1 каналов, выкщы

6)4540 которого непосредственно н через блок 2 задержки подключены к входам выходного ком мутатора 3 канадов и блока 4 контродя, а также бпок 5 управления, выход которого подключен к управдяющому входу бдока 2 5 задержки, фазовый дискриминатор 6 комму татор 7 частот и перекдючатедь 8 режимов, при этом выход блока 2 задержки через фазовый дискриминатор 6 подкдючен к одному иэ входов переключатели 8 режимов, к gpy- 10 гому входу которого подкдючен выход блока

6 контродя, а выход перекдючатедя режимов

8 подключен к входу блоКа 5 управдения, дополнительный выходкоторого подключен к упра вдяющиы Входам Входи Ог 0 к Омму тат o pB 1 5

1., выходного коммутатора 3 и коммутатрра 7 частoT выход KoTopor o подкдючен к другому входу фазового дискриминатора 6, причем на .управдающий вход переключателя

8 режимов поданы тактовые импупьсы поис- 20 ка, на управляющий вход бдока 5 управдениасигнал бдокировки, а на входы коммутатора

7 частот поданы тактовые импудьсы, соответствующие входным информационным после-. доватсльностям первогО и второго канадов. 25

Временной выравниватедь каналов работает сдедуюнцгм образом.

Временной выравниватедь обеспечивает синфазность информации на выходе устройства при временном рассогдасовании информа-30 ции на входе.

В момент вкдючения бдок 2 задержки может находитьса в производьном состоянии.

Еспи синфазности нет, то блок 4 контродя выцает команду на перекдючатедь 8 режи- З5 мов, и устройство переводится в режим поио-. ка. В режиме поиска задержка информации изменяется с частотой тактовых импульсов поиска с дискре"í.ûì шагом, обусдовденным необходимой точностью фазирования.

Если в резудьтате изменения временной задержки в одном из канадов не достигнута синфазность, то по команде с бдока 5 управдения формируется сигнад, с помощью котос рого бдок 2 задержки переключается в другой канад Посредством входного и выходно го коммутаторов 1 и 3.

Перекдючение бдока 2 задержки из канада в канал производится тодько при нудеS0 вой задержке, чтобы избежать скачка фазы выходной информации в момент переключения.

Режим п оиска при э том осущес твдяе тся анадогично описанному выше до момента достижения синфаэности информации обоих

55 канадов. По достижении синфазности выходных информационных и осдедоватедьностей устройство переводится в режим слежения, с помощью перекдючатедя 8 режимов, на ко,тгХ с ис«и A а

В режиме сдежениа фазовый дискримина тор 6 формирует сигнад "Знак изменения задержки", который формируется путем сравнения информации, поступающей с блока 2 задержки, и тактовой частоты. Коммутатор 7 частот подключает на вход фазового дискриминатора 6 тактовую частоту той информации, которая не проходит через блок 2 задержки.

Ьдок 5 управдения изменяет задержку в сторону уведичения иди уменьшения в соответствии со "Знаком изменения задержки".

Если в режиме сдежения синфазность нарушилась, блок 4 контродя формирует команду, переводящую временной выравниватедь в режим поиска посредством переключателя 8 ре . жимов. При обрыве одного.из канадов на вход устройства поступает сигнад "Обрыв", который поступает на блок 5 управления и запрещает изменение задержки на время действия этого сигнала.

Введение в устройство новых блоков и связей позводяет работать в двух режимахпоиска и спежения и автоматически переходить с одного режима на другой, что дает возможйость осуществлять передачу информации, по канадам связи с изменяющимися в процессе работы параметрами.

Ф ормуда из обретения

Временной выравниватедь каналов ддя передачи дискретных сигналов, содержащий вход»

- с ной коммутатор каналов, выходы которого непосредственно и через блок задержки подкшачены к входам выходного коммутатора канадов и блока контродя, а также бдок управдения, выход которого подключен к управдяющему входу бдока задержки, о т д и ч аю шийся тем, что, с цепью повышения точности выравнивания, введены фазовый дискриминатор, коммутатор частот и перекдючатедь режимов, при этом выход блока задержки через фазовый дискриминатор подкдючен к одному из BxoljDB перекдючатепя режимов, к другому входу которого подключен выход блэка; контродя, а выход перекдючатедя режимов подключен к входу бдока управпения, доподнитедьный выход которого подкдючен к управдающим входам входногo коммутатора канадов, выходного коммутатора канадов и коммутатора частот, выход которого подключен к другому входу фазового дискриминатора, причем на управляющий вход перекдючатедя режимов поданы тактовые им«хт плисов; л ил ипслллааюисий иъ с1Л 6Л (ЫИ

614540

Составитель E. Погиблов

Редактор И. Марховская Техред М. Левицкая Корректор Л. Небопа

Заказ 3710/47 Тираж 805 П oluiacH oe

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений" и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

::коммутатора частот поданы тактовые импульсы, соответствующие входным информацион ным поспедоватепьностям первого и второго к аннан ов.

Источники информации, принятые во внц1 . мание при экспертизе:

1. Авторское свидетепьство СССР

М 607946, кц К 04 В 3/04, 1974.