Устройство для обнаружения и диагностики неисправностей логических блоков

Устройство для обнаружения и диагностики неисправностей логических блоков

Иллюстрации

Показать все

Реферат

 

(63) Дополнительное к.авт. свил-ву— (22) Зайвлено 260876(21) 2400645/18-24, с нрнсоедНненнем замки % (И) йуноритет (43) Опубликовано 15Л7.785юллетеиь Ф 26 (45) Лата опубликований описаний 160678 (ЬЦ N. Кл.

Я Об F 15/46 06 Б 2Э/02 (53) УДК

621-575 (088.8) Ю.Д. Воль4}сои и Т.Н. Серова (54) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ И ДИАГНОСТИЕИ

НВИСПМВНОСТКЙ ЛОГИЧЯСКИХ ВЛОКОВ

Изобретение относится к контрольно-измерительной технике, в частности к технике испытаний логических схем в статичесКом н динамическом режимах.

Известны устройства для обнаружения неисправностей в логических схе (1) (ф содержащие у тор, блок индикации, блок анализа неисправностей.

Наиболее близким по технической сущности к данному изобретению является устройство для контроля и диаг» . ностнкн неисправностей логических блоков, содержащее блок индикации, счетчик, выходы которого соединены с первыми инФормационньэян входамн блока регистрации, эталонным блоком и контролируемым логическим блоком, выходы которого соединены со вторыми информационными входами блока регист- @ рации и с первыми входами блока сравнения, вторые входы которого подключены к выходам эталонного блока, а выходы - к первому входу блока casпадения; блок управления, выход установки нуля которого соединен с входами сброса счетчика, блока регистрации, эталонного и контролируемого логического блоков, выход установки тактового набора — со счетным входом счетчика, а выход тактовых сигналов записи блока управления подключен к управляющему входу блока регистрации (3).

Недостатком известных устройств является воэможность проверки в них логических схем только на функционирование и отсутствие контроля на быстродействие.

Целью изобретения является повышение достоверности контроля н диагностики неисправностей.

Эта цель достигается тем, что в устройство введены элементы задержки, элемент ИЛИ и триггеры, выход установки тактового набора блока управления через первый элемент задержки соединен со входом второго элемента задержки, первым входом элемента ИЛИ и единичным входом первого триггера, выход второго элемента задержки соединен со вторым входом элемента ИЛИ и единичным входом второго триггера, выход элемента ИЛИ подключен ко второму входу блока совпаДенияр ВыхОД которого подсоединен ко входу блока управления и к счетным входам триггеров, единичные выходы которых соединейы ,со входами блока индикации и третьи-.,