Устройство для моделирования петли гистерезиса

Устройство для моделирования петли гистерезиса

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик (И)615497

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-вуI 525972

I (51) М. Кл. 06 Cj 7/25 (22) Заявлено 020876 (21) 2395370/18-24 с присоединением заявки М

Государственный коми ет

Совета Министров СССР оо делам и обретений и открытий (53) УДК681.333 (088.8) (23) Приоритет (43) Опубликовано 150778. Бюллетень .% 26 (45) Дата опубликования описания 190678 (72) Авторы изобретения Io.II.Вусаров, А.и.Дикань, Io.A.ñàâèíîâñêèé и В.В.Александров (71) Заявитель Горьковский политехнический институт им. A.A.)!(данова (54) УСТРОЙСТВО ДЛЯ ИОДЕЛИРОВАНИЯ ПЕТЛИ ГИСТЕРЕЗИСА!

Изобретение относится к аналоговой. вычислительной технике и может быть использовано при моделировании физических систем, включающих элементы с. гнстерезисом,такнх как упруго-демпфирующие элементы, демпферы (источники трения),, магнитные элементы и т.д, при любых исходных начальных данных.

По основному авт.св. в 525972 известно устройство для моделирования петли гистереэиса, содержащее блок задания аргумента, выход которого через блок дифференцирования под-. (8 ключен ко входу блока управления, выход которого соединен с управляю- .,щим входом ключа, интегратор и функциональные .преобразователи, первые входы которых подключены к выходу блока задания аргумента, блок перем ножения, первый вход которого подклю.чен к выходу блока дифференцироваиия, второй вход которого подключен к выходу ключа, первый вход которого под-. к5 ключен к выходу первого функционального преобразователя, а второй вход— к выходу второго функционального преобразователя, причем выход блока перемножения через интегратор Соеди нен со вторыми входами Функциональных преобразователей. Однако такое устройство имеет низкую точность и не йозволяет учитывать явления возврата в гнстереэисе.

Целью изобретения является расширение. функциональных воэможностей эа счет учета явления возврата в гнстерезнсе и повышение точности.

Указанная цель достигается тем что в устройство введены дополнительные блок перемножения и интегратор, блок ограничения и блок задания начальных условий, выход блока управления через блок задания начальных условий подключен к соответствующем) входу интегратора, выход которого соединен с первы4 входом дополнитель.ного блока перемножения, выход которого через дополнительный интегратор подключен к первому входу блока ограничения, второй вход которого соединен с выходом блока управле-, ния, выход блока дифференцирования подключен ко второму входу дополни» тельного блока перемножения, выход блока ограничения соединен с третьими входами функциональных реобраэо вателей.

615497

На фиг. 1 представлена блок-схема устройства для моделирования петли гистерезиса; на фиг. 2 — ограниченная гистерезисная характеристика.

Устройство содержит блок задания аргумента 1, блок дифференцирования

2, функциональные преобразователи

3 и 4, ключ 5, блок перемножения 6, блок управления 7, интегратор 8, блок задания начальных условий 9, дополнительный блок перемножения 10, дополнительный интегратор 11 и блок ограничения 12.

Семейство интегральных кривых, на которых расположены восходящие ветви петель гистерезиса, описывается дифференциальным уравнением вида

g2

dx, дх/7 7

«Р х,у хъ.() а другое семейство — уравнени 2

g - 2 Х 7 — РК ОР

x х/

25 причем начальными условйями являются

dy

y(xoo) =у,, — (x, =K,. dx

ЗО

Величина K =dy/dx определяет в точках поворота М (X,y ) тангенс .угла наклона касательной к кривым гистереэиса на начальном участке и его начальное значение может регулироваться.

Уравнения (l) можно переписать в более удобной форме для моделирования:

dx

Ф1(х,у,х.) —, хм;) dx

P2(x,y, ) —, х о

dt, erat dt с1 dx

Выходной сигнал X (t )), задаваемый с выхода блока задания аргумента 1, поступает на вход блока дифференцирования 2, на выходе которого получается производная входного сигнала

X($ ), и на первые входы функциональных преобразователей 3 и 4, На вторые входы преобразователей поступает

55 выходной сигнал y (4 ) . На третьи входы функциональных преобразователей поступает сигнал z =dyfdx, определяющий наклон касательных к кривым гистерезиса. B результате на выходе функционального преобразователя 3 олучаем фучкциональный сигнал Р1 (x,у,z), а выходе функционального . о преобразователя 4 — Ф (х, у,2, ) °

Выходной сигнал X (4) с блока

)дифференцирования 2 поступает на

Г>5 рлок управления 7, воздействующий на ключ 5, который в зависимости от зна) а Х подключает ко второму входу блока перемножения 6 сигнал с выхода функционального преобразователя 3, равный % 1 (Х, у, K, ) при X >О или игнал 4g (X y ) при XA 0 с Выхо да функционального преобразователя 4, роме того, на первый вход блока пеемножения 6 поступает сигнал проиэодной Й с выхода блока дифференцирования 2, в результате чего на выходе блока перемножения 6 получаем сигналы

x41(x,ó,2) при х >0 и х Р (x,y,zj при yi Q „

Вти сигналы поступают далее на второй вход интегратора 8, на выходе которо го получается сигнал: dy dx . На первый вход интегратора 8 поступает с вы ода блока задания начальных условий 9 переменныи сигнал начального условия K (t) . Задание этого перемен.- ного начального условия регулируется в зависимости от знака Х () путем подачи воздействия от блока управления 7 на блок задания начальных условий 9.

Выходной сигнал : (t) c интегратора 8 поступает далее на третьи входы функциональных преобразователей

3, 4 и на второй вход дополнительного блока перемножения 10, на первый вход которого задается сигнал X (т.) с выхода блока дифференцирования 2, На выходе дополнительного блока перемножения 10 получаем сигнал (Ч хИ= — — = —

dx xсН dt который затем поступает на вход дополнительного интегратора

11, на выходе которого получаем вы-. ходной сигнал у (k) беэ ограничения.

В действительности кривые гистере зисной характеристики произвольной формы располагаются внутри некоторой ограниченной области Д (см. фиг. 2).

=a =pxy эта область ограничена кривой

4 (Х) при Х > О, снизу — т (Х) при Х О. Поэтому, и значение выЕ ходного сигнала должно быть ограничеиным. Для создания области ограниченид

Д и служит блок ограничения 12, через который пропускается сигнал у (1 с выхода. интегратора 11 Задание верхней или нижней границы области (в зависимости от знака Х регулируется блоком управления 7, выход кото рого соединяется с первым входом блока ограничения. Выходной сигнал с блока ограничения поступает на вы" ход устройства моделирования петли гистерезиса и на вторые входы функциoíàëüHûõ преобразователей 3, 4.

1 истерезисные циклы произвольной ормы получают путем одновременной

5497

Формула изобретения

Составитель И. Дубиннна

Редактор Я. Каменская Техред З.Фанта Корректор Н.Тупица

Заказ 3911/39 Тираж 826 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4

5 61 подачи входного x (t) и выходного (т) сигналов на индикаторное. Усэтройство. Каждый отдельный цикл гистерезиса выступает как результат пе ресечення регулируемых восходящих и нисходящих кривых интегральных семейств, являющихся решениями диффе ренциальных уравнений второго порядкр.

Устройство для моделирования петли гистерезиса по авт,св. и 525972, о, т.личающ ее с я тем, что, с целью расширения функциойальннх воэможностей эа счет учета явления возврата в гнстереэисе и повышения точности, в него введены дополнительные блок перемножения и интегратор, блок ограничения и. блок задания на чальных условий, выход блока управления через блок задания начальных условий подключен к соответствующему входу интегратора, выход которого

5 соединен с перв м входом дополнительного- блока--перемножения, выход котс рого через дополнительный интегратор подключен к первому входу блока огра" ничения, второй вход которого соеди10 нен с выходом блока управления, выход блока дифференцирования подключен ко второму входу дополнительного блока перемножения, .выход блока ограничения соединен с третьими входами

)6 функциональных преобразователей.