Асинхронный аналого-цифровой преобразователь
Патент 616711
Авторы
Классы МПК
Асинхронный аналого-цифровой преобразователь
Иллюстрации
Реферат
ОЛ ИСАНИЕ
ИЗОБРЕТЕН ИЯ
К А®ТОРСКОМУ СВИДИТВДЬСТВУ
Соеоа Соаатскик
Социалистически
Реслублин (11) 616711 (61) Дополнительное к авт. свид-ву
2 (51) М. Кл. (22) Заявлено 16.01,76 (21)2312374/18-2 1 с присоединением заявки №
Н 03 К 13/17 т веяРРвтееккъй юФктет
Фвввтв Иккеетрвв СССР ве делам кеевретеккй а еткрмткВ (23) Приоритет (43) Опублнкавано25.07,78.Б,оллетень № 27 (53) УДК681325 (088.8) (46) Дата опубликования описания 22.06.78
А. В. Тарасенко и М. И. Гойса (72) Авторц изобретении (7l) Заявитель (54) АСИНХРОННЫЙ АНАЛОГО-БИФРОВОЙ
ПРЕОБРАЗОВАТЕЛЬ
Изобретение относится к импульсной технике и может быть использовано дпя, поразрядного кодирования аналоговых car цапов с максимапьно достижимой точностью и быстродействием.
Известен асинхронный анапогр-цифровой преобразователь поразрядного кодирования с совмещенными тактами сброса и занесения, содержащий нуль орган, цифро-аналоговым преобразователь, схему поразряд- т© ного уравновешивания, каждый разряд которой вкнючает трщтер, два. йт птаиа, линию задержки, схему ИЛИ и генератор импульсов Я. т5
Однако это устройство в каждом разраде содержйт синхрониэируклций елементгенератот> импульсов, определяющий такт работы, н корректирующий эпементпинию задержки, искпючающую преждевременный 20 запуск очередного разряда» Такое . включение не позволяет получить максимальное быстродействие преобразователя, в соответ ствии с фактически необходимым ° временем установки каждого разряда, котороеуменьшается по мере уменьшения старшинства разрядов.
Иэ нввестных преобразователей наиболее близким по технической сущности к предпагаемому является асинхронный анао лого-цифровой преобразователь поразрядного кодирования, содержащий в каждом разряде схему сравнения с весовымрезистором и цнфро-аналоговый преобразовательн.:
Однако это устройство характернзуеь ся низкой точностью кодирования и невысокой функциональной надежностью.
Цепь изобретения - попучение сочетания максимально достижимой точности и быстродействия аналого-цифрового преобразователя поразрядного кодирования.
Поставленная цель достигается тем, что в преобразователь, содержащий два компаратора, первые входы которых подключены к выходам соответствующих циф роанапоговых преобразователей и через резисторы — к шине входного сигнала, а вторые входы - к шине земця, введен регистр поразрядного уравновешивания, каждый разряд которого включает три ЯЪ
61671 триггера, трехвходовый элемент ИЛИ-HE четырехвходовый элемент И, два двухвходовых элемента И, два двухвходовых элемента ИЛИ, двухвходовый элемент ИЛИ-НЕ, причем 8-вход первого RS -триггера соединен с выходом четырехвходового эпемента И, первый вход которого соединен с прямым выходом первого компаратора, второй вход - с шиной сигнала запуска, третий вход - с инверсным выходом второго компаратора, а четвертый вход соединен с инверсным выходом трехвходового элемента ИЛЬ-НЕ, прямой выход которого соединен с R -входом первогоЩ-триггера, первый вход трехвходового эпемента ИЛИ-НЕ соединен с первыми входами двухвходовых эпементов ИЛИ, прямым выходом второго
Я$ -rpsrrepa и шиной выходных кодов, второй вход соединен с Я-входами sroporo и третьего Яб-триггеров и шиной сигнала сброса, а третий вход соединен с вторым входом двухвходовых элементов
ИЛИ, ИЛИ НЕ и прямым выходом третьего RS -триггера, g,-входы второго и третьего RS-триггеров подключены к выходам первого и второго двухвходовых 2у элементов И, первые входы которых сое» динены со вторым входом первого двухвходового эпемента ИЛИ, первым входом двухвкодового элемента ИЛИ-НЕ и прямым выходом первого RS-триггера, вторые вхо- щ ды которых соединены с прямым и инверсным выходами второго и первого компараторов соответственно, выходы первого
gsyxsxonosoc о элемента ИЛИ и двухвхо дового элемента ИЛИ-НЕ соединены с зз входами первого и второго цифр аналого-. вых преобраэовагеней соответственно, а выход второго двухвходового элемента ,ИЛИ подключен к шине сигнала запуска очег эдного разряда. 40 .
На фиг. 1 предсгавйена,структурная электрическая схема айапого-цифрового преобразователя, на фиг. 2 — временные диаграммы, поясняющие его работу.
Устройство содержит шину 1 второго сигнала, шину 2 сигнала запуска, шину3
cia íaëû сброса, четырехвходовый элемент И 4, резисторы 5 н 6, трехвходовый элемент ИЛИ-НЕ 7, компараторы 8 и 9, R5 - триггер 10,11 и 12, двухвходовые элементы И 13 и 14, двухвходовые элементы ИЛИ 15 и 16, двухвходовый элемент ИЛИ - HE 17, шину 18 выходных кодовых сигналов, цнфро-аналоговые преобразователи 19 и 20, причем первые входы компарагоров 8 и 9 подключены к вы ходам цифро аналоговых преобразователей
19 и 20 соответственно и через резистор. оы 5 и 6 - к шине 1 входного сигнала, 1 а вторые на входы соединены с шиной
1 земля, о-выход 3,5-триггера 10 соединен с выходом элемента И 4, первый вход которого соединен с прямым выходом компаратора 8, второй вход — с шиной 2 сигнала запуска, третий вход с инверсным выходом компаратора 9, а чет»вергый вход - с инверсным выходом эпе мента ИЛИ-НЕ 7, прямой выход которого соединен с Я -входом%9-триггера 10, первый вход элемента ИЛИ-НЕ 7 соединен с первыми входами двухвходовых элементов ИЛИ 15 и 16, прямым выходом
ЯЬ-триггера 11 и шиной 18 выходных . кодовых сигнапов, второй вход - c Я. -вхо дами RS-триггеров 11 и 12 и шиной 3 сигнала сброса, а третий вход — с вторыми входами элементов ИЛИ 15 и 16 элемента ИЛИ-НЕ 17 и прямым выходом
Ф8 -триггера 12, 5-входы ЯЬ -триггеров
11 и 12 подключены к выходам эпеменгов И 13 и 14 соответственно, первые входы которых соединены с вторым sxoдом элемента ИЛИ 15, первым входом элемента ИЛИ-НЕ 17 и прямым выходома&-триггера 10, вторые входы которых соединены с прямым и инверсным выходами компарагора 9 и 8 соответственно, выходы элемента ИЛИ 15 и эпемента
ИЛИ-НЕ 17 соединены с входами цифроаналоговых преобразователей 19 и 20 со ответственно, а выход элемента ИЛИ 16 подкпючен к шине 2 сигнала запуска оче редн ого разряда. устройство работает спедующим образомм.
Напряжение входного сигнала поступает на шину 1 и задаег через резисторы 5 и 6 ток Л», который сравнивается поразрядно на входах компарагоров 8 и 9 с коммутируемыми эталонными токами,) цифэ. ро анапоговых преобразователей 19 и 20.
Коммутация эталонных токов осуществляется асинхронно при помощи регистра па разрядного уравновешивания.
Импульсный сигнап сброса по шине 3 в момент опоступаег непосредственно на R -входы ЧЖ-триггеров 11 и 12 и через грехвходовый элемент ИЛИ-НЕ 7на % -входы RS-триггера 10, в результате чего нулевые сигналы двухвходовых элементов РЛИ 15 отключают все эталон- ные токи цифро-аналогового преобразова- теля 1& (Я le W) а единичные car. напы двухвходовых эпеменгов ИЛИ-.НЕ 17 включают все эталонные токи цифро-анапо гового преобразоватепя 20 (g 3 a
Ъ
"=3 Зэ „). При этом ток входного сигнала д» ъ 2 3 0 перекпючаег ком616711 паратор 8 в единичное состояние, а ток .Р
Э <ЕЗ ЕЗ перекпючает компаратор
Х а ам4КС .
9 в нупевое состояние. Это состояние преобразователя явпяется исходным.
Запуск первого разряда преобразователя осушествпяется путем, подачи в момент
+ на шину 2 единичного сигнала, который
4 совпадая с единичными сигнапами прямоrî выхода компаратора 8, ийверсного
Йыхода компарагора 9 и выхода трехвходового эпемента ИЛИ-НЕ 7, переключает 10
Я5, -триггер 10 в единичное состояние.
Единичный сигнал двухвходового эцемента
ИЛИ 15 включает этапонный ток первого разрядами. цифро-аналогового преобраэоваЭ1 тэпя 19, а нулевой сигнап двухвходово 15 го элемента ИЛИ-НЕ 17 огкпючает этапонйый ток первого разрядами„, цифро-аналогового преобразователя 20. При этом могут иметь место два спучая: ток
3 > Е 3 Зэ сохРанЯег единичное состоЯ- 2О
3 э цие компаратора 8 а ток 3
Х 3 3м4кс
".Зэ„переключает компаратор 9 в единичное состояние (см. фиг. 2) ток 3х< ЕЗ, =3 перекнючает компаратор 8 в нупевое сосостояние, а ток 3 <Е3 Е3а " -3 сох 25
К Э ам 4%с Э» ,раняет нулевое состояние компаратора 9.
В первом случае единичные сигнапы прямого выхода компаратора 9 и ЯЬтриггера 10, совпадая на двухвходовом элементе И 13, включает ЯЬ-триггер 11 в ЗО единичное состояние, которое через трехвходовый элемент ИЛИ-HE 7%6-триггер
10 и двухвходовый элемент ИЛИ-НЕ
17 вкпючает ток Зэ» цифро аналогового преобразоватепя 20. Тогда ток 3, < И
< ЕЗ -Э +1 переключает компаратор м4хс
9 в нупевое состояние. Единичные сигналы двухвходового элемента ИЛИ,16, прямого выхода компаратор 8 и инверсного выхода компаратора 9 трехвходового элемента ИЛИ-HE 7. второго разряда запускают очередной второй разряд .преобразователя. Единичный сигнал на шине 18 является кодовым сигнацом.
Во втором случае, единичные сигналы, инверсного выхода компаратора B и %% триггера 10, совпадая. на двухвходовом элементе И 14, переключают %Ъ -триггер 12 в единичное состояние,.кого рое через трехвходовый элемент ИЛИ-НЕ
7,ЯЬ-триггер 10 и двухвходовый элемент
ИЛИ 15 включает ток Зэ цифре-аналогового преобразователя 19. Тогда ток
2< > E 3 > - О переключает компарагор
8 в единичное состояние. Едичиные сигналы двухвходового эпемента ИЛИ 16, прямого выхода кампаратбра8, инверсного выхода компарагора 9, трехвходового элемента ИЛИ-НЕ 7 второго разряда эапус- кают очередной второй разряд преобразоватепя. Нупевой сигнап на шине 18 яьпяется KogoeblM сигналом.
Таким образом, в обоих спучаях посне. установпения кода первого разряда в момент 12 осуществляется запуск второго разряда преобразователя, в результате которого RS ™триггер 10 переключается в единичное состояние. Единичный сигнап двухвходового эпемента ИЛИ 15 вкпючает этапонный ток 3. > цифро-аналогового преобразователя 19, а нулевой сигнал двухвходового элемента ИЛИ-НЕ 17 выключает этапонный тDK 3э . При этом
2 могут наблюдаться два снучая: ток
<-3 + 3 переключает компаратор
Э„э2
8 в нулевое состояние, а ток 3„>ЕЗ
-3 переключает компаратор 9 в едйэ2 ничное состояние (см. фиг. 2) ток3„<3. 2 перекпючаег компаратор 8 в нулевое соэмАкс э» а 2 переключает компаратор 9 в единичйое состояние.
B обоих случаях единичные сигнапы инверсных выходов компараторов 8 и 9, Йб -триггера 10, совпадая на фвухвходовых элементах И 13 и 14, вкнючают 3. -триггера 11 и 12 в единичное состояние. Гдиничный сигнап двухвходового эпемента ИЛИ 15 и нулевой сигнап двухвходового элемента ИЛИ-НЕ 17 сохраняют включенным этацонный ток дэа цифро-аналогового преобраэоватепя 19 и выключенным этапонный roK 3э цифроаналогового преобразователя 20. Нупевые сигналы прямого выхода компаратора 8 и инверсного выхода компаратора 9 эапрешают запуск очередного разряда преобразоватепя. Единичный сигнал на шине
18 aroporo разряда является кодовым.
Процесс формирования кодового сигнапа второго,разряда преобразователя характерен дпя любого разряда, в котором проиэошпо уравновешивание входного сигнала этапонным.
Формула иэобрегв ния
Асинхронный аналоге цифровой преобразователь поразрядного кодирования, са держаший два компаратора, первые входы которых подключены к выходам соогвеi ствующих цифро-аналоговых преобразователей и через резисторы - к шике входного сигнала, а вторые входы - к шине земля, о т и и ч а ю ш и и с я тем, что, с щепью попучения сочетания максимально достижимой точности и быстродействия, в него введен регистр пораэряа ного уравновешивания, каждый разряд которого вкпючает три %Ъ -триггера, rpe> входовый элемент ИЛИ-НЕ, четырехвходо.
7 .61671 вый элемент И, asa двухвходовых элемента И, два двухвходовых элемента ИЛИ, двухвходоврй элемент ИЛИ-НЕ, причем
S -вход первого %Ъ-триггера соединен с выходом четырехвходового элемента И, первый вход которого соединен с прямым выходом первого компаратора, второй вход с шиной сигнала запуска,. третий вход - с инверсным выходом. второго компаратора, а четвертый щсод соединен с инверсным выходом трехвходового элемента
ИЛИ-HE . йримой вйход которогo соединен с. "Й -входом первого 1М. -триггера, первый вход трехвходового элемента
ИЛИ-HE соединен с первыми входами, авухвходовых элема нтов ИЛИ, прямым выходом sroporo ЖЙ-триггера и шиной выходных кодов, второй вход соединен с
%-входами второго и третьего RS -триг; геров и шиной сигнала сброса, а. третий вход соединен с вторым. входом двухвходо рО вых элементов-ИЛИ, ИЛИ-HE и прямым выходом тветьего Мб-триггера, S -входы второго и третьего RS -триггеров подкшо чены к выходам первого и второго двухвходовых эпементов И, первые входы которых соединены со вторым входом первого двухвходового: эпемента, ИЛИ, первым входом двухвходового элемента ИЛИ-НЕ и прямым выходом первого %5-триггера, а вторые входы которых соединены с пря мым и инверсным выходами второго и первого компаратора соответственно, выходы. первого двухвходового элемента ИЛИ и двухвходового эпемента ИЛИ-HE соединены с входами первого и второго цифроаналоговых преобразователей соответственно, а выход второго двухвходового элемента ИЛИ подключен к шине сигнала запуоР ка очередного разряда.
Источники информации, принятые во внимание при экспертизе:
1. Труды Уральского попитехническаго института, 1970, сб. 182, с. 133»
138, рис. 3.
2. Э -И. "Преобразователи информации дпя электронных цифровых вычислительных устройств" М., "Энергия, 1975, с, 303, рис. 7-8.
17
1б дк сивин 1
QNl 1Ó
К- дыхаУ У
К- ихаР У
Составитель Д. Голубович
Редактор f. Иванова Техред 3. Фанта Корректор Л. Мельниченко, Заказ 4078/49 Тираж 1086 Подписное
ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий
113035, Москва, -35, Раушская наб., д. 4/5
Филиал ППП "Патент», г. Ужгород, ул. Проектная, 4