Устройство для определения достоверности передачи двоичной информации

Устройство для определения достоверности передачи двоичной информации

Иллюстрации

Показать все

Реферат

 

®няВ® фф щ % с

ВАЩЕМ - -:

О П ИЩФ Я"-ИИ (11) 618857

Союз Советскин

Социалистических

Республик

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДБТБЛЬСТВУ (61) Дополнительное к авт. свид-ву )ф 2741 52, (22) Заявлено 20.10.75 (21)2182896/18-09 (51) М. Кл.

Н 04 Ь 1/00 с присоединением заявки № (23) Г1риоритет (43) Опубликовано05.08.78.Бюллетень № 29

Гаоударстввннмй квинтет

Совета Министров СССР оо долам нзоорвтвннй и открмтнй (53) УДК 621.394..6 2 (088.8) (45) Дата опубликовании описания th.î1. 18 (72) Автори изобретения Б. А. дорфман, А. Н. Жук, Я. М. Золотарев и А. Q. Зорьев

1 (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ОПРЕДЕЛЕНИЯ ДОСТОВЕРНОСТИ

ПЕРЕДАЧИ ДВОИЧНОЙ ИНФОРМАЦИИ

Изобретение относится к технике измерений и может использоваться для измерений в области передачи данных по дискретным каналам связи.

По основному авт. св, № 274152 известно устройство для определения достоверно- . сти передачи двоичной информации, содержащее датчики испытательного и контрольного сигналов, блок сравнения, схему запрета, генератор тактовых импульсов и систему тактовой синхронизации, выход указанного блока сравнения подключен к одному из входов схемы совпадения, а также к тактовому входу индикатора пораженных циклов и к сбросовому входу индикатора фазирования, при этом выход генератора такто вых импульсов подключен к тактовому вхо« ду индикатора фазирования, соединенному с одним -из входов триггера циклового фазирования, а также с управляющим входом генератора меток цикла, выход которого подключен к тактовому входу интегратора, через элементы задержки — к сбросовому входу интегратора и через элемент задержки и схему запрета — к сбросовому входу интегратора, причем выход индикатора поражен.нь.х циклов соединен с запрещающим входом схемы запрета, а выход интегратора соединен со вторым входом триггера циклового фазирования, выход которого подключен ко второму входу схемы совпадения, выход которой подключен к запрещающему входу схемы запрета.

Однако это устройство характеризуется педостаточно высокой точностью.

Целью изобретения является повышение точности контроля состояния канала связи путем оценки его пропускной способности, Для этого в. устройство для определений достоверности передачи двоичной информации, содержащее датчики испытательного и контрольного сигналов, блок сравнения, схему запрета, генератор тактовых импульсов и систему тактовой синхронизации, выход указанного блока сравнения подключен к одному из входов схемы совпадения, а также к тактовому входу индикатора пораженных циклов и к сбросовому входу индикатора фазирования; при этом выход генеpampa тактовых импульсов подключен к тактовому входу индикатора фазирования, соединенному с одним из входов триггера циклового фазирования, а также с управляющим входом генератора меток цикла, выход которого подключен к тактовому входу интегратора, через элементы задержки

618857 к сбросовому входу интегратора и через элемент задержки и схему запрета — к сбросовому входу интегратора, причем выход индикатора пораженных циклов соединен с запрешаюшим входом схемы запрета, а выход интегратора соединен со вторым входом триггера циклового фазирования,выход которого подкл1очен ко второму входу схемы совпадения, выход которой подключен к запрешающему входу схемы запрета, введены анализатор, формирователь сигналов блокировки и формирователь сигналов длительности сеанса измерения, при этом выход блока сравнения подключен ко входу анализатора, выход которого непосредственно и черсз фор мирователь сигналов блокировки подключен к соответствуюшим дополнительным входам счетчика, причем к тактовым входам анализатора и формирователя сигналов длительности сеанса измерения подключен выход генератора тактовых импульсов, а выход формирователя сигналов длительности сеанса измерения подключен к соответствуюшему дополнительному входу счетчика.

На чертеже приведена структурная электрическая схема предложенного устройства.

Устройство для определения достоверности передачи двоичной информации содержит датчики испытательного 1 и контрольФ ного 2 сигналов, блок 3 сравнения, схему

4 запрета, генератор 5 тактовых импульсов и систему 6 тактовой синхронизации. Выход блока 3 сравнения подключен к одному из входов схемы 7 совпадения, а также к тактовому входу индикатора 8 пораженных циклов и к сбросовому входу индикатора 9 фазирования. При этом выход генератора 5 тактовых импульсов подключен к тактовому входу индикатора 9 фазирования, соединенному с одним из входов триггера 10 циклового фазирования, а также с управляюшим входом генератора ll меток цикла, выход которого подключен к тактовому входу интегратора 12, через элементы 13, 14 задержки — к сбросовому входу интегратора

12 и через элемент задержки 14 и схему.

15 запрета — к сбросовому входу интегратора 12. Причем выход индикатора 8 пораженных циклов соединен с запрешаюшим входом схемы 15 запрета, а выход интегратора 12 соединен со вторым входом триггера 10 циклового фазирования, выход которого подключен ко второму входу схемы 7 совпадения, выход которой подключен к запрещающему входу схемы запрета; устройство содержит также анализатор 16, формирователь 17 сигналов блокировки и форс мирователь 18 сигналов длительности сеан са измерения, при этом выход блока сравнения 3 подключен ко входу анализатора 16, выход которого непосредственно и через формирователь 17 сигналов блокировки подключен к соответствуюшим дополнительным входам счетчика 19, причем к тактовым входам анализатора 16 и формирователя 18 сигналов длительности сеанса измерения подключен выход генератора 5 тактовых импульсов, а выход формирователя 1< сигналов длительности сеанса измерения подключен к соответствующему дополнительному входу счетчика 19, выход датчика испытательного сигнала подается на вход дискретного канала 20, с выхода которого эти сигналы поступают на вход блока 3 сравнения и схему 6 тактовой синхронизации.

Устройство работает следуюшим образом.

Датчик 1 испытательного сигнала пере10 дает в дискретный канал 20 испытательный сигнал в виде двоичной периодической квазислучайной последовательности, которая имеет однозначно определенную структуру.

С выхода дискретного канала 20 испыта15 тельный сигнал, подвергшийся действию мешаюших факторов в канале (импульсные помехи, перерывы уровня), поступает на испытательный вход блока 3 сравнения, на контрольный вход которого от датчика 2 контрольного сигнала поступает контрольный сигнал, идентичный по структуре неискаженно. му испытательному сигналу.

Блок 3 сравнения поэлементно сравнивает испытательный и контрольный сигналы, и, в случае несовпадения значности элементов сравниваемых сигналов, на выходе блока

3 сравнения появляется сигнал об ошибочном элементе, который засчитывается первым каналом счетчика 19.

Число ошибочных элементов за сеанс измерения, деленное на длительность сеанса, выраженную в элементарных интервалах, является коэффициентом ошибок по элементам. Для того, чтобы можно было поэлементно сравнивать два периодических сигнала, они должны быть сфазированы по циклу и синхронны.

35 Синхронизация генератора 5 тактовых импульсов, управляющего через схему запрета 4 работой датчика 2 контрольного сигнала, обеспечивается системой 6 тактовой синхронизации. Цикловое фазирова40 ние испытательного и контрольного сигналов обеспечивается группой узлов, состояшей из схем запрета 4, 15, схемы 7 совпадения, генератора 11 меток цикла, триггера

10 циклового фазирования, индикатора 8 пораженных циклов, элементов 13, 14 за45 держки, индикатора 9 фазирования и интегратора 12.

Анализатор 16 делит последовательность тактовых импульсов, поступающих от генератора 5 тактовых импульсов, на отрезки, равные длине блока. Блок информации считается ошибочным, если в течение этого периода на анализируюший вход анализатора

16 поступит, по крайней мере, один сигнал ошибки от блока 3 сравнения.

С выхода анализатора 16 сигналы об ошибочных блоках поступают на вход формирователя 17 сигналов блокировки и на вход второго канала счетчика 19. Счетчик 19 подсчитывает число ошибочных блоков за сеанс измерения. Это число, деленное на общее число переданных блоков, является коэфу фициентом ошибок по блокам.

618857

Фор,яула изобретения

Г ! ! !

< ! ! !

> ! !

< !

Составитель Л. Каграманова

Техред О. Луговая Корректор M. Демчик

Тираж 805 Подписное

Редактор Г. Марковская

Заказ 4275/47

IlHHH!3H Г<> делам изобретений и открытий! !3035, Москва, Ж-35, Раушскня наби т.. 4/5

Филиал ППГ! «Патент», г. Ужгород, улн Проектная. 4

По сигналу об ошибочном блоке, поступающему с анализатора 16, формирователь

17 сигналов блокировки формирует олокировку по алгоритму блокировки приемного устройства в аппаратуре передачи данных.

Сигналы об оц<ибочных блоках, поступившие на вход формирователя 17 сигналов блокировки во время олокировки, на него не воздействуют.

Каждой блокировке на выходе формирователя 17 сигналов блокировки соответствует сигнал, который поступает на вход третьего канала счетчика 19. Этот канал счетчика подсчитывает число блокировок за сеанс измерения. По числу блокировок можно вычислить потерянное время для опреде- 15 ления пропускной способности дискретного канала.

Для упрощения обработки результатов устройство имеет калиброванные длительности сеансов, равные 104, 10, 10 элементарных интервалов. Сеанс формируется формирователем 18 сигналов длительности сеанса измерения, сигналом с выхода которого останавливается счетчик 19 по истечении установленной длительности сеанса.

Таким образом устройство дает возможность определять наряду с коэффициентом ошибок по элементам и по блокам пропускную способность дискретного канала, что позволяет более полно оценить качеств<> канала в процессе измерений, в результате чего полнее удовлетворяются требования арендаторов, улучшаются характеристики каналов, улучи аются условия эксплуатац!!и, уменьшается число нарушений связи.

Устрой . во для определения достоверности переда ги двоичной информации по авт. св. М 274152, orëè÷àêùååñÿ тем, что, с целью повышения точности контроля состояния канала связи путем оценки его пропускной способности, введены анализатор, формирователь сигналов блокировки и формирователь сигналов длительности сеанса измерения, при этом выход блока сравнения подкл>очен ко входу анализатора, выход которого непосредственно и через формирователь сигналов блокировки подключен к соответству!сшим дополнительным входам счетчика, причем к тактовым входам анализатора и формирователя сигналов длительности сеанса измерения подключен выход генератора тактовых импульсов, а выход формирователя сигналов длительности .сеанса измерения подключен к соответствующему дополнительному входу счетчика.