Декодирующее устройство кодов боуза-чоудхури-хоквингема

Декодирующее устройство кодов боуза-чоудхури-хоквингема

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДВТВЛЬСТВУ

Союз Советских

Социалистических

Республик

621092

M. Кл (6i) Дополни, тельное к авт, синд-ву— (22) Заявлено 08.04.77 (21) 2476392/18-09 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 25.08.78.Бюллетень № 3 (45) Дата опубликования описания 03.07.7

Н 03 К 13/32

1 04 L 17/30

Гасударстввиимй комитет

Совета Министров СССР во делам изоорвтеиий и вткрмтий

ДК 621.394.14 (088.8) В. С. Казачок, Д. В. Моисеев, В. И. Сафонов и В. И. Сафронов (72) Авторы изобретения (71) Заявитель

1 (54) ДЕКОДИРУЮШЕЕ УСТРОЙСТВО КОДОВ

БОУЗА - ЧОУДХУРИ - ХОКВИНГЕМА

Изобретение относится к радиотехнике и может использоваться в вычислительной технике для определения и коррекции ошибок, Известно декодирующее устройство кодоЬ Боуэа-Чоудхури-Хоквингема (БЧ Х) содержащее входной регистр памяти, выходы разрядов которого подключены к входам соответствующих блоков поверочных комбинаций, а также rl формирователей сигнала о невозможности принятия достоверного решения и и блоков памяти (Я -число разрядов входного регистра памяти) (1) .

Однако известное устройство характеризуется ограниченным быстродействием и большим количеством элементов для схемной реализации, а также невозможностью применения кодов с большим количеством разрядов.

Бель . изобретения — повышение быстродействия.

Для этого в декодирующее устройство кодов БЧХ, содержащее входной регистр памяти, выходы разрядов которого подключены к входам соответствующих блоков поверочных комбинаций, а также л формирователей сигнала о невозможности принятия достоверного решения и блоков памяти (й -число разрядов входного регистра памяти), введены для каждого разряда суммирующая матрица и два компаратора, при этом выход блока поверочных комбинаций каждого разряда через суммирующую матрицу подключен к прямому входу первого компаратора и к инверсному входу второго компаратора, а выходы первого и второго компараторов подключены к соответствующим входам блока памяти и формирователа сигнала о невозможности принятия достоверности решения, причем на другие входы первого и второго компараторов подано опорное напряжение.

2о На чертеже дана структурная электрическая схема предлагаемого устройства.

Декодирующее устройство кодов БЧХ содержит входной регистр 1 памяти, выходы разрядов ко горого подключены к вхог дам соответствующих блоков 2 повероч621092

3 ных комбинаций, а также и формирова телей 3 сигнала о невозможности принятия достоверного решения и Л блокОВ 4 памяти (tf -число разрядоВ вход- ного регистра 1 памяти). Устройство содержит также для каждого разряда суммирующую матрицу 5 и два компаратора

6 и 7, при этом выход блока 2 каждого разряда через суммирующую матрицу 5 подключен к прямому входу первого компаратора 6 и к инверсному входу второго компаратора 7, & выходы первого и вто10 рого компараторов 6 и 7 подключены к соответствующим входам блока 4 памяти и формирователя 3, причем на другие входы первого и второго комнараторов

f5

6 и 7 подано опорное напряжение.

Устройство работает следующим образом, С выхода каждого разряда входного регистра 1 памяти через блок 2 пове20 рочных комбинаций информационная посылка поступает на суммирующую матрицу

5, с выхода которой напряжение подается на входы двух компараторов 6 и 7, на другие входы которых подано опорное

25 напряжение.

На выходах компараторов 6 и 7 появляется сигнал, соответствующий "1" или 0" передаваемого информационного разряда, если преобладает количество соответствующих поверочных комбинаций или сигнал отсутствует при равном коли« честве поверочных комбинаций, соответствующих "1" или "0" переданного информационного разряда. B случае отсут35 ствия сигнала на выходах компараторов

6 и 7 в блоке 4 памяш сохраняется предыдущее значение разряда передаваемой команды, и формирователем 3 вырабатывается сигнал о невозможности при40 нятия достоверного (с заданной вероятф ностью ошибки) решения о передаваемой информации.

ПреДлагаемое усч ройство позволяет повысить бь стродействие путем исключения промежуточных степеней преобразования (сокрашение общего числа требуемых операций вычисления, а следовательно, и значительное сокращение элементной базы).

Формула изобретения

Йекодируюшее уотройство кодов БоузаЧоудхури-Хоквиигема (БЧХ), содержащее входной регистр памяти, выходы разрядов которого подключены,к входам соответствующих блоков поверочных ком1 бинаций, а также tt формирователей сигнала о невозможности принятия достовер« ного решения и Vt блоков памяти (11 -число разрядов входного регистра памяти), отлич аюшеес я тем, что, с целью повышения, быстродействия, введены для каждого разряда суммирующая матрица и два компаратора, при этом выход блока поверочных комбинаций каждого разряда через суммирующую матрицу подключен к прямому входу первого компаратора и к инверсному входу второго компаратора, а выходы первого и второго компараторов подключены к соответствующим входам блока памяти и формирователя сигнала о невозможности принятия достоверного решения, причем на другие входы первого и второго компараторов подано опорное напряжение.

Источники информации, принятые во внимание при экспертизе:

1. Авторскбь свидетельство СССР № 27/516, кл. Н 03 К 13/32, 1968.

52 1092

Составитель Г. Теплова

Редактор Л. Гребенникова Техред Э. мужик Корректор Н. Тупипа .Заказ 4675/52 Тираж 1 ОЪ6: Подписное

БНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж35, Раушскаи наб., д. 4/5

Филиал ППП "Патент, r. Ужгород, ул. Проектнаи, 4