Растровый интерполятор

Растровый интерполятор

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

i»!622052

Союз Советских

Социалистических

Республик

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 18.03.77 (21) 2462742/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 30.08.78. Бюллетень № 32 (45) Дата опубликования описания 11.09.78 (51) М. Кл.

G 05В 19/18

Государственный комитет

СССР (53) УДК 621.503Л5 (088.8) па делам изобретений и открытий (72) Авторы изобретения (71) Заявитель

Л. И. Кулис, Б. И. Минцерис, П. P. Мураускас и Я. А. Каружа

Вильнюсский филиал Ордена Трудового Красного Знамени экспериментального научно-исследовательского института металлорежущих станков (54) РАСТРОВЫЙ ИНТЕРПОЛЯТОР

Изобретение относится к устройствам для преобразования сигналов растрового датчика и может быть использовано в отсчетно-измерительных системах угловых и линейных перемещений для станков с про- 5 граммным управлением и координатно-измерительных машин.

Известны интерполяторы, содержащие генератор импульсов, делитель, умножители и блок задания скорости (1, 2). 10

Наиболее близким к изобретению является растровый интерполятор, содержащий фазовый дискриминатор, квадратурный генератор несущей частоты и первый и второй блоки вычитания, первые входы кото- 15 рых соединены соответственно с синусным и косинусным выходами растрового датчика, а выходы подключены ко входам первого умножителя (3). Недостатком известных устройств является низкая точность. 20

Цель изобретения — повышение точности интерполятора. Это достигается тем, что в интерполятор введены элемент И, счетчик, первый сумматор и последовательно соединенные делитель частоты, второй сумматор, 25 второй умножитель и, третий блок вычитания, выход которого через последовательно соединенные фазовый дискриминатор и элемент И подключен ко входу счетчика, первые входы первого и второго сумматоров 30 подключены соответственно к синусному и косинусному выходам растрового датчика, вход делителя частоты соединен с выходом квадратурного генератора несущей частоты и с одним из входов элемента И, первый выход делителя частоты подключен ко вторым входам первого блока вычитания и первого сумматора и к одному из входов фазового дискриминатора, второй выход делителя частоты соединен со вторыми входами второго блока вычитания и второго сумматора, а выходы первого сумматора и первого умножителя подсоединены к одним из входов второго умножителя и третьего блока вычитания соответственно.

На чертеже изображена схема предлагаемого интерполятора.

Он содержит растровый датчик 1, квадратурный генератор 2 несущей частоты, делитель частоты 3, первый 4 и второй 5 блоки вычитания, первый умножитель 6, первый 7 и второй 8 сумматоры, второй умножитель 9, третий блок 10 вычитания, фазовый дискриминатор 11, элемент И 12 и счетчик 13, На квадратурных выходах генератора 2 несущей (фиксированной) частоты озо образуются сигналы sinmqt и cosm t. Эти сигналы делятся в делителе 3 íà и. На выходах делителя образуются сигналы

622052

15 — sin t = sin u>t,и cos E = cosset, 1l1 "" и которые поступают на соответствующие входы блоков вычитания 4 и 5 и сумматоров

7 и 8. На другие их входы поступают сигналы з1пО и cos0, представляющие собой мгновенные значения напряжений, снимаемых с синусно-косинусных выходов растрового датчика 1. На выходе сумматоров

/ и 8 образуются напряжения соответственно (з1пО+ыпв1) и (cos0+coscot), а на выходах блоков 4 и 5 — соответственно (з1пΠ— sinet) и (cos6 — созе). Эти сигналы попарно перемножаются в умножителях б и 9. На выходе умножителя 9 формируется величина (sin 8 + sin t) (cos 8 + cos u>t) =

= sin H cos 0 +,sin (u>t+ 8) + sin cut,, а на выходе умножителя б — величина (sin 8 — sin,àt) (cos 8 — соз а/) =

=- sin 8 cos д —. з1п (cot„+ 8) + sin Ы.

Тогда на выходе блока 10 напряжение равно 2sin (cot+0), Фаза сигнала, пропорционального

sin(

Таким образом, в устройстве отсутствует полосовой фильтр, который требует

04

4 сложной и точной настройки, и связанные с ним фазовые погрешности. Кроме того, сигнал на выходе блока 10 в два раза больше по амплитуде, что позволяет отказаться от дополнительных усилителей.

Формула изобретения

Растровый интерполятор, содержащий фазовый дискриминатор, квадратурный генератор несущей частоты и первыи и второй блоки вычитания, первые входы которых соединены соответственно с синусным и косинусным выходами растрового датчика, а выходы блоков вычитания подключены ко входам первого умножителя, о т л ич а ю щ н и с я тем, что, с целью повышения точности интерполятора, в него введены элемент И, счетчик, первый сумматор и последовательно соединенные делитель частоты, второй сумматор, второй умножитель и третий блок вычитания, выход которого через последовательно соединенные фазовый дискриминатор и элемент И подключен ко входу счетчика, первые входы первого и второго сумматоров подключены соответственно к синусному и косинусному выходам растрового датчика, вход делителя частоты соединен с выходом квадратурного генератора несущей частоты и с одним из входов элемента И, первый выход делителя частоты подключен ко вторым входам первого блока вычитания и первого сумматора и к одному из входов фазового дискриминатора, второй выход делителя частоты соединен со вторыми входами второго блока вычитания и второго сумматора, а выходы первого сумматора и первого умножителя подсоединены к одним из входов второго умножителя и третьего олока вычитания соответственно.

Источники информации, принятые во внимание при экспертизе

1. Лгурский М. С. и др. Числовое программное управление станками, М., «Машиностроение», 1966, с. 111.

2. Киселев В. М. Фазовые системы числового программного управления. М., «Машиностроение», 1976, с. 243 †2.

3. Патент Великобритании Мю 957916, кл. G1A, 1965.

622052

Составитель Н. Белинкова

Техред Н. Рыбкина Корректор Н. Федорова

Редактор Н. Громов

Подписное

Типография, пр. Сапунова, 2

Заказ 1802/18 Изд. Ма 591 Тираж 1005

НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5