Устройство для вычисления модуля суммы двух сигналов
Патент 622103
Авторы
Классы МПК
Устройство для вычисления модуля суммы двух сигналов
Иллюстрации
Реферат
< >622!03
ОПИСАНИЕ
ИЗОБРЕТЕНИЯ
Н АВТОРСНОМУ СВИДЕТЕЛЬСТВУ
Союз Саветскик
Социалистических
Республик (61) Дополнительное к авт. свид-зу— (22) Заявлено 01.03.77 (21) 2456776/18-24 с присоединением заявки ¹â€” (23) Приоритет— (43) Опубликовано 30.08.78. Бюллетень ¹ 32 (45) Дата опубликования описания 01.08.78 (51) М.Кл 2 6 06 6 7 12
Гасударствеикый комитет
Совета Министров СССР по делам изобретений и открытий (53) УДК 681.335 (088.8) {72) ABTGpbl изобретения
Ю. H Жаров, Д. Д. Митин и Б. С. Чудновский (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВЫЧИСЛЕНИЯ
МОДУЛЯ СУММЫ ДВУХ СИГНАЛОВ
Изобретение относится .к электрическим вычислительным устройствам с кусочно-линейной а п п рокси мацией функций .и может быть использовано в BIHBJloI QBbl. вычислительных маши нах. 5
Одно из известных устройств, предназ наченных для воспроизведения заданной функции методом кусочно-линейной апдроюимации, соде ржит функциональные .пресбразователи, операционные усилители, 10 сумматор (1).
Это устройство имеет сложную функциональную схему.
Из известных устройств аналогичного 15 назначения на иболее близким к предложенному является устройство .для вычисления модуля суммы двух сигналов, содержащее суммирующий операционный усилитель, выход котараго соединен с выходом устрой- 20 ства, IIcp!BbIH и втарой блоки выделения модуля, входы IKoToрых:подключены к соответствующим входам устройства, первый выход lie!pool o блока выделения модуля соединен с одним входом суммирующего 25 операционного усилителя (2).
К,недостат кам такого устройства следует отнести сложность и сравнительно низкую точность при малых входных сигналах.
Цель изобретения — упрощение устройства и повышение точности прп малых входных сигна1ах.
Достигается это тем, что в устройстве пе рвый выход первого блока выделения модуля соединен с соответствующим ло знаIKI выходом втарого блока выделения модуля, вторые выходы, первого и второго блоков выделения модуля подключены к соответствующим входам суммирующего операцион наго у силителя.
Функциональная схема предложенного устройства для вычисления модуля, суммы двух сигналов представлена на чертеже.
Она содержит первый 1 и,второй 2 блоки;выделения модуля, суммирующий операцHQ!HIHblH усилитель 3, выход 4 и входы 5 и 6 устройства.
Блоки 1 и 2 выделения модуля выпол не;ны, например, на операц ио нном усилителе с диодно резистивными обрат ными связями, а суммирующий операционный усилитель 8 содержит масштабирующие резисторы на выходе и в цепи обрат ной связи.
Устроиство работает следующим образом.
Блоки 1 и 2 выделе ния модуля, представляющие собой, по сути дела, двухполупериодные выпрямители:позволяют вычислить функцию
622103
Z=VX2 + y >
1 вы«вЂ при х)у х<у при х)у х<у при х)у х(у —,т = l — у
1 2 у — Х
fõ — у (з=
l0 (4) 25 (О) где UI, U2 Ьз где z — сигнал на выходе 4 устройства; х, у — сигналы на входах 5 и 6 уст,ройст,ва.
Вычисление .проводится методом кусоч но-линейной аппроксимации по зависимости
0,960 х+0,398 у,при х)у
0,960 y+i0,398 х х (у
Параллельное соединение от рицательBbIX ВЫХОДОВ ОЛОКОВ ВЫДЕЛ &НИЯ МОДУ ЛЯ ПОзволяет получить на первом входе суммирующего операционного усилителя 8 большее из д вух входных на пряжений, а на его втором и третьем входах — разность напряжений 20
30 напряжения на пер вом, втором и третьем входах суммирующего операционного усилителя.
Суммирующий операционный усилитель производит суммирование, напряжения с его входом с соответствующими, масштабныии коэффициентами, равными 1,358;
0,398 и 0,398 при значениях масштабирую- 40 щитах резисторов, указа нных на чертеже.
:Выходное нааряжение на выходе 4 устройства,равно
1,358х — 0,398 (х — у) = 0,96х+ 0,398у при x)y
1,368у — 0,398 (у — х) = 0,96у+ 0,398х х<у (6) Предложенное устройство для .вычисле ния модуля суммы двух сигналов проще известных:и имеет сра внительно более высокую точность при малых:входных сигналах. Так, например, погрешность вычисления функции,по выражению (1):не превышала 40 0 во всем диапазоне .входных напряжений.
ФopM1 ла изобрете нпя
Устройство,для вычисления .модуля суммы двух сигналов, содержащее суммирующий операцион ный усилитель,,выxoä к0TОрого соединен с выходом устройства, .первый и второй блоки выделения модуля, входы которых подключены .к соответствующ..м входам устройства, первый выход первого блока выделения модуля соединен с одним входом суммирующего Операцио|нного усилителя, о т л и ч а ю,щ е с с я тем, что, с целью упрощения и повышения точ ности при малых входных сигналах, первый выход первого блока выделения модуля соединен ic соответствующим по энаку выходом второго:блока,выделения, модуля, вторые выходы .первого и,второго блоков выделения мадуля подключены к соответствующим входам суммирующего операционного усилителя.
Источни|ки информации,:при нятые во
BHBM3IHHP ПРИ ЭКОПЕР ПИЗЕ:
1. Смолов,В. Б. Аналогавые,вычислительные ма шины. Изд. «Высшая школа», 1972, с. 303305, .рис. VI — 73.
2, Справо-."нык по нелинейным схемам.
Под ред. Д. Шейнголда. Изд. «Мир», 1977, с. 60 — 63, фиг. 2.1116
622!03
Составитель О. Отраднов
Техред А. Камышникова
Корректор И, Симкина.Редактор И. Грузова
Тип. Харьк. фил. пред. «Патент»
Заказ 516/757 Изд. № 581 Тираж 841 Подписное
НПО Государственного комитета Совета Министров СССР по делам изобретений и открытий
Москва, Я-35, Раушская наб., д. 4/5