Оперативное запоминающее устройство с обнаружением и исправлением ошибок

Оперативное запоминающее устройство с обнаружением и исправлением ошибок

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

Союз Советских

Социалистических

Республик (11) 623238

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлеио23.06.76 (21) 2375716/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано05.09.78.Бюллетень № 33 (45) Дата опубликования описания 23.08.Q (51) М. Кл.

Ст ll С 29/00

Гасударственный комитет

Соаета Иииистраа СССР по делам изобретений и аткрытий (53) УДК 6 8 1.3 27 (088.8) (72) Авторы изобретения

В. А. Тафинцев, E. А. Дроздов и С. В. Назаров (71) Заявитель (54 ) ОПЕРАТИВНОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

С ОБНАРУЖЕНИЕМ И ИСПРАВЛЕНИЕМ

ОШИБОК

Известны оперативные запоминаюшие устройства (ОЗУ) с обнаружением и исправлением ошибок (1), (2).

Одно из известных устройств содержит накопитель, блоки выбора адреса, усилители считывания и блоки контроля (1).

Недостатками этого устройства являются большие аппаратурные затраты и малая скорость работы.

Из известных устройств наиболее близким техническим решением к изобретению является ОЗУ с обнаружением и исправлением ошибок, содержагцее накопитель, входы которого соединены соответственно с выходами дешифратора адреса и формирователей записи, а выходы — непосредственно и череЗ элементы HE со входами усилителей считывания, регистр числа, счетные входы которого подключены к выходам усилителей считывания, а выходы — ко входам формирователей записи и первого блока контроля, второй блок контроля и блок управления (2).

Недостатком этого устройства является невысокое быстродействие, обусловленное тем, что для исправления ошибки требует- ° ся повторное обрашение к накопителю.

Целью изобретения является повышение быстродействия устройства.

Поставленная цель достигается тем, что предложенное устройство содержит регистр, группу элементов И и элемент И. Входь регистра подключены к выходам регистра числа, выходы — ко входам второго блока контроля и одному из входов группы элементов И, другие входы которых соединены с выходами блока управления и элемента И, а выходы — со счетными входами регистра числа. Входы элемента И подключены к вы ходу первого блока контро,тя и одному из второго о 3ока контро1я, др l ой l3hlход которого соединен со входом блока vllравления.

На чертеже дана структурная схема предложенного устройства.

Устройство содержит накопитель 1 с дополнительными разрядами 2, адресные шины 3, соединенные с дешифратором адреса 4, элементы НЕ 5, усилители считывания 6 формирователи записи 7, регистр числа 8, регистр 9, первый 10 и второй 11 блоки контроля, группу элементов И 12, элемент И 13, блок управления 14 и кодовые шины числа 15. ()23238

Входы регистра 9 (подключены к выходам регистра 8, выходы — ко вхолам блока 1! и олним из входов элементов И 12, другие входы которых соединены с выходами блока 14, а выходы — — со счетными входами регистра 8. Входы элемента И 13 подключены к выходу блока 0 и олному из выходов о.!o(.a 1), другой выход которого соединен со входом блока 14.

Устройство работает следующим образом.

Адрес, по которому необхолпмо произвести запись или считывание числа. ле(пифрпрустся лешифратором 4. В результате выбирается ячейка, в которую требуется записать и>и(из которой необходимо считать 15 число.

При записи информации число, которое необходимо записать, поступает по шинам !5 на входы регистра 8 и через формирователи записи 7 на информационные входы накопителя 1 (предварительное считывание числа из выбранной ячейки не рассматриваем). При записи числа в выбранную ячейку памяти на информационных выходах накопителя 1 возникают сигналы по15!pHocTH, противоположно той, котооая воз- g5 никла бы при считывании того же числа.

Эти сигналы поступают на элементы НЕ 5 и усилители считывания 6. Сигналы, соответству(ощие колу «1», инвертируют"я элементами НЕ 5. В результате их полярность становится той же, что и у сигналов, обза разующихся при считывании «1». При поступлении на вход элемента НЕ 5 сигналы, соответствующего колу «О», с его вь(ходы сигнал не снимается. Сигналы с выхолов элементов HE 5 > сплина ются мс пг(ителями считывания 6 и поступают на счетные входы регистра 8. Сигналы, поступающие на другие входы усилителей считывания 6 непосредственно с информационных шин, уси.<(итечи считывания 6 не усиливают, так как их полярность противоположна по4О лярностп сигналов, возникающих при считывании. Сигналы. усиленные усилителями считывания 6, поступают на счетные входы регистра 8, в котором до этого хранилось записываемое число. В результате поразряд- 45 ного сложения по модулю два, которое произошло в регистре 8, в том разряде, где произошел отказ, записана единица, а в остальных — нуль. Эта информация из регистра 8 переписывается в регистр 9.

При считывании из ячейки накопителя 1 50 код числа поступает на входы усилителеи считывания 6, усиливается и поступает на регистр 8. Блок контроля 10 производит контроль правильности, считанного числя.

Если блок 10 выработает сигнал ошибки и в регистре 9 один из триггеров находится в состоянии «1» !о чем свидетельствует наличие сигнала на одном из выходов блока 11) на выходе элемента И 13 появляется сигнал. Этот сигнал совместно с сигналом от блока управления !4 разрешает прохождение информации с выходов регистра 9 через группу элементов И 2 на счетные входы pel lie." (7 i 8. TBK KBK в регистре 9 хранится КОд,, в котором «1» записана на месте неисправного разряда, то в результате сложения IIo ного ( молулю лва этого кода с колом считанного чис, (а, хрыняп(имея B регистре числа 8, о(пибка lie правляется. Если сигнал на вход элемента И 13 пе постх пает, то исправление не происходит. Это означает, что при записи числа произошел сбой либо отказ в блоке 11 или отказ в одном из элементов НЕ 5, или отказ в блоках 10 либо 11.

При воз двух и более отказов в разрядах накопителя в регистре 9 фиксируется код, свидетельствующий о разрядах, в которых возможно появление ошибок. По этой информации и по сигналам, поступающим с блока 10, олок управления 14 вырабатывает сигналы на последовательное исправление ошибок до тех»opÄ пока с блока 10 не перестанут поступать сигналы о наличии ошибки.

Таким образом,.описанное устройство позволяет исправлять ошибки, возникающие при считывании информации, практически без увеличения длительности цикла обращения. 1хратность исправляемых ошибок зависич от схемы используемых блоков контроля 10 и 11.

Форяули тобчетс ни

От(сративпос запоминающее устройство с обнаружением и исправлением ошибок, содержащее накопитель, входы которого соединены соответственно с выходами дешифратора адреса и формирователей записи, а выходы — — непосредственно и через элементы НЕ со входами усилителей считывания, регистр числа, счетные входы которого подключены к выходам усилителей считывания, а выходы — ко входам формирователей записи и первого блока контроля, второй блок контроля и блок управления, отли (июиееся тем, что, с целью увеличения быстродействия устройства, оно содер>кит регистр, группу элементов И и элемент И, причем входы регистра подключены к выходам регистра числа, выходы — ко входам второго блока контроля и одному из входов группы элементов И, другие входы которых соединены с выходами блока управления и элемента И, а выходы — со счетными входами регистра числа; входы элемента И подключены к выходу первого блока контроля и одному из выходов второго блока контроля, другой выход которого соединен со входом блока управления.

Источники информации. принятые во внимание I(pi, экспертизе:

1. Путинцев Н. Д, Аппаратный контроль управляющих цифровых вычислительных машин. M., «Советское радио», 1966, с. 277.

2. Авторское свидетельство СССР

_#_o 504249. М., кл. G 11 С 29/00, 1974.

Составитель В Рудаков

Редактор . !. Утехина Тех ред О. Лу гован 1; i i 1 c кто!х !5. СеРднэе

Заказ 4921j48 Тираж 7!7 11одннсное

1АНИИПИ Государственного кочн ста Совх.; Министров ССC:Ð

il0 делам изобретений и открь тнй

113035, Москва. Ж35. Раусоская наб, .:. 4!1i

Филиал ППП «Патент», г. Ужгород, ул. 11роекгна l. !