Устройство для контроля блоков оперативной памяти

Устройство для контроля блоков оперативной памяти

Иллюстрации

Показать все

Реферат

 

И С А Н И Е нвлвгте

ИЗОБРЕТЕН ИЯ

Союз Советскик

Социалистических

Республик

К АВТОРСКОМУ СВИДИИЛЬСТВУ (61) Дополнительное к авт. свид-ву а (5lj М. Кл. (22) Заявлено 28.03.77 (21) 2466941/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 25.09.78.рюллетень № 35. (4б) Дата опубликования описания 14.08.78

G 11 С 29/00

Гасударственный комитет

Совета Министров СССР по делам нзооретеинй и открытий (бЗ) УДК 681.327 (088. 81 (72) Авторы изобретения

В. П. Андреев, А. Н. Пресняков и А. М. Иванов

Особое конструкторское бюро вычислительной техники

Рязанского радиотехнического .института (71) Заявитель (64) УСТРОЙСТВО ДЛЯ КОНТРОЛЯ БЛОКОВ

ОПЕРАТИВНОЙ ПАМЯТИ

Изобретение относится к запоминающим устройствам.

Одно из известных устройств для контроля блоков оперативной памяти содержит генераторы импульсов, адресный регистр, блок задания режимов, блок сравнения очетчик, блок формирования раоррв (1).

Недостатком этого устройства являются большие аппаратурные затраты, а также то, что контроль осуществляется опера- ip тором по растру, получаемому на экране осциллографа. .Наиболее близким техническим решением к изобретению является устройство для контроля блоков, оперативной памяти, 15 содержащее формирователь кодов адреса и формирователь эталонных сигналов, вхо-. ды которых подключены к выходам блока управления, а выходы — соответственно к входу регистра адреса, входу регистра чис-20 ла и одному из входов блока поразрядного сравнения, другой вход которого соединен с входом устройства, .и блок индикации (2).

В этом устройстве необходимый для локализации места сбоя или неисправнос- 25 ти анализ производится оператором, а это снижает быстродействие устройства.

Целью изобретения является повышенпе быстродействия устройства.

Достигается это тем, что устройство содержит шифратор и дополнительные формирователи кодов адреса, входы которых подключены соответственно к выходам блока поразрядного сравнения и регистра адреса, а выходы — к ходам шифратора, вы .ход которого соединен с входом блока индикации.

На фиг. 1 изображена блок-схема предложенного устройства для контроля, например, модульных блоков оперативной памяти; на фиг. 2 изображено распределение адресов и разрядов блока оперативной, памяти по модулям.

Устройство (см. фиг. 1) содержит блок управления 1, своими выходами соединенный с формирователями эталонных сигналов 2 и кодов адреса 3, которые соединены с регистром числа 4 и регистром адреса 5, выходы которых соединены с блоком оперативной памяти 6. Формирова