Постоянное запоминающее устройство с фазо-импульсным представлением чисел

Постоянное запоминающее устройство с фазо-импульсным представлением чисел

Иллюстрации

Показать все

Реферат

 

Соез Советекин

Социалистимескин

Республик

OllNCAHNE

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДНВДЬСТВУ (11) 62 7542 (61) Цополнительное к авт. свил-ву(22) Заявлено03,11.76 (21) 2417508/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 05.10,78 Бюллетень М 37 (45) Дата опубликования описания 21.08.78 (51) М. Кл.

Cj 11 С 17/00

Госудврственнн1й номнтет

Совета Министров СССР ов делам изобретений и отнрвпнй (53) УДК 681.327. .066 (088.8 ) В. И. Жабин, В. И, Корнейчук, А, Ф. Меженный, В, Г, Оснач, А. Г. Скорик и В, П. Тарасенко (72) Авторы изобретения (71) Заявитель

Киевский ордена Ленина политехнический институт им. 50-летия Великой Октябрьской социалистической революции (54) ПОСТОЯННОЕ ЗАПОМИНАЮШЕЕ УСТРОЙСТВО

С ФАЗО-ИМПУЛЬСНЫМ ПРЕДСТАВЛЕНИЕМ

ЧИСЕЛ

l 2

Изобретение относится к вычислительной технике, может быть применено в цифровых вычислительных устройствах, работающих в недвоичной системе счисления с фазо-импульсным представлением информации, Известны постоянные запоминающие устройства (ПЗУ), работающие в двоичной системе счисления (1) и 121, Наиболее близко к предлагаемому постоянное запоминающее устройство с фазо-импульсным представлением чисел, содержащее блок местного управления, выходы которого соединены соответственно с шинами считывания, сброса, адресной и тактовых, импульсов.

Все известные устройства содержат запоминающие матрицы, усилители воспроизведения, что усложняет их и понижает надежность.

Цель изобретения - упрощение устройства и повышение его надежности.

Поставленная цель достигается тем, что в устройство введены адресный и числовой сдвигаюшие регистры, первые входы которых подключены к шине сброса, выход первого разряда адресного сдвигаюшего регистра подключен ко входу последнего разряда числового сдвигаюшего регистра, вход первого разряда которого подключен к выходу последнего разряда адресного сдвигающего регистра, все выходы других разрядов адресного сдвигающего регистра подключены соответственно ко входам числового сдвигаюшего регистра, два элем ента И, первые вход ы котор ых подключены к шине тактовых импульсов, а выходы — соответственно ко вторым входам адресного и числового сдвигающих регистров, третьи входы которых подключены соответственно к адресной шине и шине считывания, и триггер, еди2в ничный вход которого подключен к шине сброса, а нулевой - к шине считывания; выходы триггера подключены соответст» венно ко вторым входам элементов И.

На чертеже представлена структурная

zS электрическая схема постоянного запо627542

55 минвюшег о устройства с фазо-импульс« ным представлением чисел.

Устройство содержит блок местного управления (на чертеже не показан), числовой сдвигающий регистр 1, адресный сдвигакнций регистр 2, элементы с

И 3,4, триггер 5. К - шина считывания, А — адресная шйнв, К вЂ” шина

1 сброса, Ти — шина тактовых импульсов.

Опишем работу постоянного запоминающего устройства при прямом кодировании числовой информации и при Vl = М где I1 — разрядность ПЗУ, à k — основание системы счисления.

В это ПЗУ информация записывается

t5 коммутацией выходов разрядов адресного сдвигаюшего регистра 2 со входами соответствуюших разрядов числового сдвигвюшет.о регистра 1. Для записи числа 1 (= 0,1, ... К-1) по адресу

1 (0,1,...., 0 -1) необходимо выход 0- g -того разряда адресного сдвигвющего регистра,2 подсоединить ко входу

К-g-or о разряда числового сдвигающего

25 регистра 1, Для считывания информат ции из ПЗУ по шине Ко на единичный вход Ь -триггера 5 и на нулевые входы М числового и адресного сдвигак ших регистров 1,2 подается сигнал сбросВ При атом оба регистра устанввливают30 ся в нуль, а триггер 5 переключается в единичное состояние. С началом опорного периода через алемент И 3 на вход цепи сдвига адресного регистра 2 постудвют тактовые импульсы, В течение этого же опорного периода по шине

А иа информационный вход g адресного регистра 2 поступает единичный сигнал с фазой, соответствуюшей адресу считываемого сигнала. В дальнейшем этот

40 единичный сигнал с первого разряда адресного регистра 2 сдвигается тактовыми импульсами в сторону старших разрядов и в конце опорного периода фиксируется в 0- ) -этом разряде..

Перед началом следуюшего опорного периода по шине Ко на нулевой л вход % -триггера 5 и на вход С (синхронизапии) числового сдвигаюшего регистра 1 поступает сигнал, который

50 переписывает единичный сигнал с

))- $ -того разряда адресного сдвигвющего регистра 2 на вход К-s -того разряда числового сдвигвющего регистра 1 и переключает триггер 5 в нулевое состояние, В атом случае через открывшийся алемент И 4 тактовые, импульсы поступают на вход Г пепи сдвига числового сдвигающего регистра 1 и

60 сдвигают записанный.в него единичный сигнал в сторону старших разрядов. После поступления тактового импульса с фазой j единичньгй сигнал сдвигается в К -тый разряд числового сдвигаюшего регистра

1 и появляется на его выходе P.

Например, для записи числа г -"8 по- адресу .=5 при И = К= 10 необходимо выход 5-го разряда адресного сдвигаюшего регистра 2 подсоединить ко входу 2-ro разряда числового сдвигвюшего регистра 1.

Если же tl > K или tl < К, для сдвига единичного сигнала в регистре с меньшей разрядностью используется меньшее число тактовых импульсов, т,е. опорный период в этом случае короче. В предлагаемом ПЗУ можно хранить одно многоразрядное число, представленное последовательным кодом, или И одноразрядных К -ичньгх чисел.

Использование адресного и числового сдвигвющих регистров для запоминания и считывания информации позволяет значигельно упростить и повысить надежность устройства.

Формула изобретения

Постоянное запоминающее устройство с фазо-импульсным представлением чисел, содержашее блок местного управления, выходы которого соединены соответственно с шинами считывания, сброса, адресной и тактовых импульсов, о т л ич в ю щ е е с я тем, что, с делью его упрощения и повышения надежности, в него введены адресный и числовой сдвигающие регистры, первые входы которых подключены к шине сброса, выход первого разряда адресного сдвигающего регистра подключен ко входу последнего разряда числового сдвигающего регистра, вход первого разряда которого подключен к выходу последнего разряда адре ного сдвигвюшего регистра, все выходы других разрядов адресного сдвигающего регистра подключены соответственно ко входам числового сдвигвюшего регистра, два элемента И, первые входы которых подключены к шине тактовых импульсов, а выходы — соответственно ко вторым входам адресного и числового сдвигающих регистров, третьи входы которых подключены соответственно к адресной шине и шине считывания, и триггер, единичный вход которого подключен к шине сброса, а нулевой - к шине считывания, выходы. триггера

627542 подключены соответственно ко вторым входам элементов

Источники информации, принятые во внимание при экспертизе:

Т. Авторское свидетельство СССР

М 461451, (jl l С 17/00, 1973, 2. Авторское свидетельство СССР

И. 344506, 6 ll С 17/00, 1971.

Составитель B. Гуркина

Редактор Федотов Техред Е. Давидович Корректср L1. Мельниченко

Заказ 5634/50 Тираж 7 17 Подписное

ТТИИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал ППП Патент, г. Ужгород, ул. Проектная, 4