Логический элемент

Логический элемент

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских

Социалистических

Республик (11) 627594 (61) Дополнительное к авт. свил-ву (51) М. Кл.

Н 01 К 19/08 (22) Заявлено 0605.77 (21) 2482823/18-21 с присоединением заявки №вЂ” (23) Приоритет (43) Опубликовано 05.1078.Бюллетень ¹37 ( (45) Дата опубликования описания 160878

Государственны и ком итет

Совета Министров СССР по делам изобретений и открытий (53) УДК 621 374 (088. 8) (72) Автор изобретения

A. Н. Кармаэинский

Московский ордена Трудового Красного Знамени инженерно-физический институт (7!) Заявитель (54) ЛОГИЧЕСКИЙ ЭЛЕМЕНТ

Изобретение относится к области вычислительной техники, электроники, автоматики и, в частности, может быть использовано при создании больших интегральных схем на дополняющих

МДП-транзисторах.

Известны инверторы на дополняющих МДП-транзисторах и логические элементы, выполняющие различные ло гические функции, существенными приз-10 наками которых является наличие в них пар и и р-канальных транзистов, в которыХ сток П-канального транзистора подключен к стоку р-канального транзистора и к логическому выходу элемента, затвор и-канального транзистора подключен к затвору р-канального транзистора и к логическому выходу элемента, истоки и-канальных транзисторов и их подложки подключены к общей шине, а истоки р-канальных транзисторов и их подложки подключены к плюсовой шине.

Многовходовые логические элементы содержат группу последовательно и параллельно включенных транзисторов с каналами дополняющих типов проводимости, причем группе последовательно включенных транзисторов с каналами и-типа соответствует группа р-канальных транзисторов, включенных параллельно, и наоборот. При этом каждому п-канальному транзистору соответствует р-канальный транзистор, затворы которого подключены ко входу элемента (1) .

Недостатком известных логических элементов является наличие только одного выхода.

Известен логический элемент, со держащий ряд инверторов на дополняющих МДП-транзисторах, первый инвертор подключен между шинами источника питания, а следующий — между одной из шин источника питания и выходом предыдущего инвертора, причем вход и выход каждого иэ инверторов являются соответственно входом и выходом элемента, в каждом из инверторов подложки и-канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов — к плюсовой шине (21.

Недостатком известного элемента является реализация функций только одного типа (НЕ-И либо НЕ-ИЛИ ), Цель изобретения — расширение функц;;овальных воэможностей элемента.

Для достижения поставленной цели в логическом элементе, содержащем

627594 три иннертора на дополняющих МДПтранзисторах, н котором первый иннертор подключен между шинами источника питания, второй — между выходом первого и одного из шин источника питания, вход и выход каждого из иннерторов являются соответственно входом и выходом элемента, в каждом из инверторов подложки Tl-êàíàëüíûõ транзисторов подключены к общей шине, а подложки р-канальных транзисторов к плюсовой шине, третий инвертор включен между выходом второго инвер тора и одной из шин источника питания, не подключенной ко второму инвертору.

На фиг. 1 представлена принципиальная схема логического элемента.

Первый инвертор 1 на дополняющих

МДП-транзисторах 2 и 3, и- и р-канальном соответственно, подключен между плюсовой шиной 4 и общей шиной

5; второй инвертор б на дополняющих

МДП-транзисторах 7 и 8 подключен между плюсовой шиной 4 и выходом 9 первого инвертора; третий инвертор 10 на дополняющих МДП-транзисторах 11 и 12 включен между выходом 13 второго инвертора б и Общей шиной 5. Входы 14-16 инверторов являются входами элемента, на которые поступают входные переменные Х, Х, Х, выходы 9, 13, 17 иннерторов являются выходами элемента, на которых выполняются Функции ПОдлОжки и-канальных транзисторов 2, 7, 11 подключены к общей шине 5, подложки р-канальных транзисторов 3, 8, 12 к плюсовой шине 4 °

На фиг. 2 представлена таблица истинности, поясняющая работу элемента.

Элемент работает следующим обраом.

Если на входы 14-16 поступает напряжение логического нуля, то закрыты п -канальные транзисторы 2, 7, 11 в инверторах 1, б, 10 соотнетственно, а p "êàíàëüíûå транзисторы 3, 8, 12 открыты. Через открытые р-канальные транзисторы 3, 8, 12 на вы- ходах 9, 13„ 17 устанавливается напряжение логической единицы. На выходе 9 первого инвертора 1 реализуется функция: 7„ = У., °

На выходе .13 будет напряжение логической единицы всегда, когда на входе 14 будет напряжение логического нуля; если на входы 14 и 15 поступает напряжение логической единицы, на выходе 13 устанавлинается напряжение логического нуля. Следовательно, на выходе 13 выполняется

Я логическая функция: Yg = X X.. .На5 пряжение на выходе 17 устанавливается равным напряжению логического нуля при поступлении напряжения логи-: ческой .единицы на вход 16, так как открывается транзистор 11 и закры10 вается транзистор 12. Напряжение логической единицы на выходе 17 устанавливается только тогда, когда присутствует напряжение логической единицы на выходе 13 и напряжение логического нуля на входе 12. В соответствии с приведенной на фиг. 2 таблицей истинности можно установить, что на выходе 17 выполняется функция:

3 3

3 3 4 2

Таким образом, предложенный логический элемент выполняет три различные функции, что расширяет его функциональные воэможности.

ФОРмУла изобретения

Логический элемент, содержащий три инвертора на дополняющих МДПтранзисторах, первый инвертор подключен между шинами источника питания, второй — между выходом первого и одной из шин источника питания, вход и выход каждого из инверторов явля35 ются, соотнетственно, входом и выходом элемента, B каждом из инверторов подложки и-канальных транзисторов подключены к общей шине, а подложки р-канальных транзисторов — к плюсовой шине, отличающийся тем, что, с целью расширЕния функциональных возможностей, третий инвертор включен между выходом второго инвертора и одной из шин источника питания, неподключенной ко второму иннертору.

45 Источники информации, принятые во внимание при экспертизе:

1. Букреев И.Н и др . Микроэлектронные схемы цифровых устройств, М., Сов.радио, 1973.

50. 2. Патент Великобритании 91300495, кл. Н 3 Т, 1972.

627594

Фиг. 2

Составитель Л.Петрова

Техред H.äíäðåé÷óê Корректор А.Власенко

Редактор Т.Орловская

Филиал ППП Патент, г. ужгород, .ул. Проектная, 4

Заказ 5640/53 Тираж 1087 Подписное

GHHHIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, NocKBa, Ж-35, Раушская наб., д. 4/5