Преобразователь последовательного кода в параллельной

Преобразователь последовательного кода в параллельной

Иллюстрации

Показать все

Реферат

 

(» 628485

Союз Соватских

Социалмстмивсккх

Республик (6l) Дополнительное к авт. свил-ву (22) Заявлено 21.04.76 (21) 2352582/18-24 с присоединением заявки № (5l) М. Кл. 06 Р 5/04 (23) Приоритет

Гооудорстеенный коиетет

Совете Мнннотроо СССР оо делам кзобретекнй к открмтнй (43) Опубликовано15.10.78.Бюллетень № 38 (45) Дата опубликования описания 25,08.78 (53) УДК 681.325 (088.8) . (72) Авторы изобретения

Ю. А. Базалев и 3. И. Шарапова (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ПОСЛЕДОВАТЕЛЬНОГО

КОДЛ В ПАРАЛЛЕЛЬНЫЙ

Изобретение относится к области вычислительной техники и может быть использовано для преобразованиа последовательного кода в параллельный для си-! стем передачи данных с временным разделением каналов.

Известны преобразователи последовательного кода в параллельный t 1|, содержащие регистр сдвига, генератор тактовых импульсов и схему фиксации конца кодовой комбинации.

Недостатком таких устройств являет са необходимость двухтакгной сетки синхроимпульсов, а также возможность возникновения помехи в выходных схемах изза переходных процессов в устройстве.

Наиболее близким по технической сущности к данному изобретению авляегса преобразователь последовательного кода в параллельный (2), содержащий элементы И, входы которых через элемент задержки подключены к информационному входу преобразов геля, первые управляющие входы — к входам распрепелигеля импульсов, а выходы - к единичным входам статических триггеров.

В преобразователе для повышения надежности в случае, когда длительность информационных символов близка или равна по величине длительности синхроимпульсов, используется прамой и инверсный сирнал,;последовательного кода и производится задержка информационного импульса по отношению к синхроимпульсу на величину не более половины длительности синхроимпульса.

В преобразователе в течение первой половины длительности соответствующего синхроимпульса наблюдаетса ложное срабатывание статических триггеров, что в конечном итоге иэ-за наличия ïåðåõî ных процессов в триггерах, приводит, с

2в одной стороны, к ограничению скорости передачи информации, с другой стороны, снижению надежности преобразования при повышении скорости передачи.

Белью изобретения является повыше»

2о ние быстродействия преобразования.

628485

0НИИПИ Заказ 5797/40 Тираж 826 П одписное

Филиал ППП «Патент", г. Ужгород, ул. Проектная, 4

Это дости ается тем, что в предлагаемый преобразова гель дополнительно введены элементы задержки, через которые в горые управляющие входы элементов И соединены с выходами распределителя импульсов, а нулевые входы статических триггеров подключены к шине сброс .

На чертеже представлена блок-схема предлагаемого преобразователя, содержащпи элемент задержки 1, информапианный вход 2 преобразователя, элементы И 3, распределитель 4 импульсов, дополнительные элементы 8 задержки, статические триггеры В, шину сброс 7.

Устройство работает следующим образом. I5

И исходном состоянии статические триггеры В находится в нулевом состоянии после сброса, чришедшего по шине 7. На входы элементов И 3 сигналы поступают в следующей последовательности: первым приходит сннхроимпульс с распределителя

4 на первый управляющий вход, затем на второй управляющий вход поступает синхроимпулье, прошедший через элемент зэ» держки S и, наконец, последним на вход элементов 3 поступает информационный сигнал, прошедший по шине 2, задержанный в элементе задержки, 1. В результате на выходе элементов И 3 псщвляегся cHr зал длительностью, соответствующей врв- Зо мени совпадения трех сигналов. Сигналы с выхОдОв элемвнгОв И 3 ПОступаюг н& едииичныв входы триггеров В. Кодовые импульсы, приходящие одновременно с синкроимпульсами на соответствующие элемвн ты И, устанавливают соответствукнцив тркгF9pb1 B состояние " 1 ", оставшиеся триггеры остаются в прежнем (нулевом)состоянии.

Введение элементов задержки 5 повышает быстродействие преобразования принимаемых сигналов, что позволяет передавать инфармацию иа более высокой часто» те и гам самым применение данного преобразователя повысит скорость работы всего автоматического комплекса в системах передачи данных с временным разделением

KB8NIOS.

Формула изобретения

Преобразователь последовательного ко да в параллельный, содержащий элементы

И, входы которых через элемент задержки подключены к информационному входу преобразователя, первые управляющие входы - к выходаМ распределителя импульсов, а выходы» »к единичным входам статических триггеров, о т л и ч а ю ttt и и с я тем, что, с целью повышения быстродействия, в него дополнительно введены элементы задержки, через которые вторые управляющие входы элементов И соединены с выходами распределителя импульсов, а нулевые входы статических триггеров подключены к шине "сброс .

Источники информации, принятие во внимание при экспертизе:

1. Авторское свидетельство СССР

М 225553, кл. g 06 F 5/О4, 1967.

2. Авторское свидетельство СССР

% 35441O, к т. (О6 F 5/04, 1970.