Запоминающее устройство

Запоминающее устройство

Иллюстрации

Показать все

Реферат

 

о.628537

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ к ипатовском свидатвльствю

Союз Советских

Социалистических

Респубпик (61) Дополнительное к авт. саид-ву— (22) Заявлено 04.05.77 (21) 2482649/18 24 с присоединением заявки № (23) Приоритет(43) Опубликовано 15.10,78. бюллетень № д8

2 (51) М. Кл (j 11 С 27/00

Государстаеииый комитет

Сонета Миииотроа СССР оо делам иэаоретений и открытий (53) УДК 621.374, .5 (088.8) (45) Дата опубликования описания1в.o& rа.

В. А. Сидоренко, В. Ю. Бондарь, A. В. Игнатов, A. А. Крисан и А. В. Пузаков (72) Авторы изобретения (71) Заявитель (54) ЗАПСИИНА101ЦЕЕ УС 1 Р фС 1"В(Изобретение относится к вычислительйой технике и технике регулирования.

Известно запоминающее устройство, со-. де);т=.èåå полевой транзистор, включенный по . ==:;: = и-..токового повторителя, к входу которого .:;о;.,:::лючеи конденсатор (11.

Наиболее близким к изобретению по технической сущности является запоминающее устройство (2), содержащее интегратор, один вход которого подключен к источнику входного сигнала, другой — к выходу управляемого ключа, выход интегратора подключен к одному из входов компаратора, другой вход которого подключен к выходу преобразователя код-напряжение, первые входы которого подключены к первым выходам счетчика, нуль-орган, один вход которого подключен к источнику входного сигнала, другой вход соединен с шиной нулевого потенциала, и генератор импульсов.

Недостатком известного устройства является невысокая точность.

Целью изобретения является повышение точности устройства.

Это достигается тем, что в предлагаемое запоминающее устройство введен логический блок, входы которого подключены соответственно к выходу нуль-органа и одному из вхддов управляемого ключа, к выходу генератора импульсов, к выходу компаратора и другому входу управляемого ключа, ко второму выходу счетчика, первый выход логического блока подключен ко второму входу преобразователя код-напряжение, второй и третий выходы — к входам счетчика.

Блок-схема предложенного запоминающего устройства приведена на чертеже.

Устройство содержит источник 1 входного сигнала, интегратор 2, нуль-орган 3, управляемый ключ 4, преобразователь коднапряжение 5, счетчик 6, логический блок 7, компаратор 8, генератор импульсов 9, шину нулевого потенциала 10. Вкод интегратора 2

15 подключен к источнику 1, а другой — к выходу управляемого ключа 4. Выход интегратора 2 подключен к одному из входов компаратора 8, другой вход которого подключен к выходу преобразователя код-напряжение 5. Первые входы преобразователя коднапряжение 5 подключены к первым выходам счетчика 6, а второй его вход подключен к первому выходу логического блока ?. Второй и третий выходы логического блока 7 подключены к входам счетчика 6. Входы ло 628537

3 гического блока 7 подключены соответственно к выходу нуль-органа 3 и одному нз входов управляемого ключа 4, к выходу генератора импульссЮ 9, к выходу компаратора 8 и другому входу управляемого ключа 4, ко вто- 5 рому выходу счетчика 6. Один из входов нуль-органа 3 подключен к источнику входного сигнала 1, а другой вход — к шине нулевого потенциала 10.

Запоминающее устройство работает следующим образом.

При наличии входного, сигнала нуль-орган 3 размыкает управляемый ключ 4 и подает сигнал,в логический блок 7. Интегратор

2 интегрирует входнбй сигнал, а цифровая часть устройства, состоящая из генератора 1« импульсов 9, логического блока 7, счетчика 6 (счетчик выполнен реверсивным), преобразователя код-напряжение 5 и компаратора 8, осуществляет непрерывное слежение, поддерживая напряжение на выходе преобразователя код-напряжение 5 равным напри-. З1 жению на выходе интегратора 2. При снижении входного сигнала до нуля, нуль-орган

3 выдает сигнал запрета слежения в логический блок i и замыкает управляемый ключ

4. Цифровая часть блокируется, и запоминающее устройство переходит в режим поддержания напряжения на выходе преобразователя код-напряжение 5 путем воздействия вымодного напряжения компаратора 8, сравнивающего напряжение на выходах преобразователя код-напряжение 5 и интегратора 2, з0 на вход интегратора 2.

Предлагаемое запоминающее устройство позволяет повысить точность до напряжения

4 на последнем разряде преобразователя коднапряжение 5.

Формула изобретения

Запоминающее устройство, содержащее интегратор,. один вход которого подключен к источнику входного сигнала, другой — к выходу управляемого ключа, выход ннтег ратора подключен к одному из входов компаратора, другой вход которого подключен к выходу преобразователя код-напряжение, первые входы которого подключены к первым выходам счетчика, нуль-орган, один вход которого подключен к источнику входного сигнала, другой вход соединен с шиной нулевого потенциала, и генератор импульсов, отличающееся тем, что, с целью повышения точности устройства, в него введен логический блок, входы которого подключены соот.ветственно к выходу нуль-органа и одному из входов управляемого ключа, к выходу генератора импульсов, к выходу компаратора и другому входу управляемого ключа, ко второму выходу счетчика, первый выход логического блока подключен ко второму входу преобразователя код-напряжение, второй и третий выходы — к входам счетчика.

Источники информации, принятые во внимание при экспертизе:

1. Алабужев Ю. А. Долговременное запоминающее устройство в схемах автоматики. «Советское радио».

2. Александров Н. H., Лебедев Е. Д. Интегрозапоминающее устройство,ФЭлектротехническая промышленность», серия «Электропривод>, 1974, вып. 7.

ЦНИИПИ Заказ 5804/43 Тнрам ? I? Подписное

Филнал llllll «Патент», r. Ужгород, ул. Проектная, 4