Сдвиговый управляющий регистр для буферного запоминающего устройства

Сдвиговый управляющий регистр для буферного запоминающего устройства

Иллюстрации

Показать все

Реферат

 

ттатен. нс;.;:, н,. :;.: -., бiьблио тQ.

<>630643

Союз Советских

ОПИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Социалистических

Республик

Ж (61) Дополнительное к авт. сзид-ву— (22) Заявлено 01.08.76 (21) 2392215 18-24 с присоединением заявки ¹â€” (23) Пр™оритет— (43) Опубликовано 30.10.78. Бюл".åòåíü № 40 (45) Дата опубл,llIDBallия описания 03.11.>8

{51). 1.Кл. - 6 11 С 19 00

Государственный комитет ио делам иэабретений

И OTKPblTHN (53) УДК 681.327.00 (088.8) (72) Авторы изобретения

В. И. Вешняков, П. H. 3yo, В. И. Корнейчук, В. П. Сидоренко и Е. И. Семенович (71) Заявитель (54) СДВИГОВЫЙ УПРАВЛЯЮЩИЙ РЕГИСТР

ДЛЯ БУФЕРНОГО ЗАПОМИНАЮЩЕГО УСТРОЙСТВА

Изобретение относится IK вычислительной, технике,,в частн ости:к запоминающим устройствам, где сдвиговый yTI!pa!Bляющий регистр может быть составной частью оуферного за поминающегo устройства послеQoiBa Tp;Ibíого действия, основным назначением которого я|вляются ooolp и,передача высокоскоростной и нформации, сонм ещенне ци фровых устрой ств Ic разл ичной пропускной способностью и:т. д.

Известны сдз иговые регислры, содержащие последователь но соединен|ные триггеры, .выходы которых, подключены,к входам эле мен TQIB И, а та ктсвые;входы и входы уста новки IH colpоса — к соответствующим ши н а м yII p aiBл ения (1) .

Наиболее близким техническим Dåøåaèем к нз.обретению,являет ся сдвиговый лпРавляющий региспр для буфер ного запоминающего устройспва, содержащий,в каждом разряде триггер и элемент И, выход

Ko ToipoI соединен с соответствующим,выходом регистра, а тактовый, вход — с соответствующей шиной д вухфазното уп разления (2). Такой регистр совместно с другими фу нкц ио нальными узламп,составляет упра вляющую часть буфе р ного запоминающего устройства.

К недостаткам таиих сдвиговых репистpoIB относятся высокая сложность IIJplH noстроеьчш устройс пз управления и распределителей н опранпчвн ные .фчнкцпональные

Возможности, TBIK:ка к не обеспечанвается одновременность счптьивания ст записи в буферное за помннающее устройство.

Цель изобретения уп рощение устройстз.а.

По тавленная цель доспигается тем, что ,в сдвиго вый управляющий регисзр введены в каждьш разряд, второй н третий элементы И, тактовые входы которых соедсие чы с соот1ветс пвующсчми шннами управлснпя сдзнгом, выход первого элемента И данного разряда соединен с входом сброса тричгера дан ного разряда и с входом устано вк:т триггера последующего раз ряда, ииформацпонные входы Ic!pIB01 элемента И через зто рой и третий элементы И,подключены соотзетспвенно к прямому выходу триггера

20 даьного разряда и к и нверсному выходу триггера, последующего разряда.

Схема сд виговоео управляющего регист,ра показана на чертеже.

Она содержит статические триггеры 1 и первые 2, вторые 8, третьи 4 элементы И, подключенные к шнна м 5 и б управления сдвигом.

Работа регистра основана на п рн чцнпе: первое за п иса н ное слово считьввается,перзО выхт, при запиc..l данных в буферное зало