Устройство для потенцирования

Устройство для потенцирования

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Реслублик

ОП ИСАНИЕ

И3ОБРЕТЕНИЯ-К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ()633017 (61) Дополнительное к авт. саид-ву2 (22) Заявлено 20.09.76 (21) 2406040/18-24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 15.11.785юллетень № 42 (46) Дата опубликования описания 20.11.78 (51) М. Кл

5 06 F 7/38

Гааудерственний квинтет

Савата Ннннатрав СССР на делам нзааретеннй н аткрытий (5З) УЛК 681.»5 (088. 8) (72) Авторы изобретения

Е, Б. Рихтер, П. А. Тревогин и P. В. Агеев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ПОТЕН11ИРОВАНИЯ

Предлагаемое устройство относится к области цифровой вычислительной техники и может быть использовано при построении преобразующих к арифметических устройств, а также в цифровых анапизаторах спектра.- 5

Известно устройство дпя выполнения операции потенцировання чисел (1), содержащее масштабный преобразователь, триггер характеристики, эпемент И к генератор тактовых импупьсов. о

Недостатком известного устройства явпяется его большая сложность, большой объем аппаратуры и относительно невысокая точность.

Наиболее близким техническим реше- 15 нием является устройство (2) дпя выпоннения операций логарифмирования и потенцированкя, содержащее первый регистр сдвига, счетчик, эпемент "И, входы которого соединены с выходами счетчика, 20 триггер, первый вход которого соединен с выходом элемента «И», блок запрета и генератор тактовых импупьсов, выход которого соединен с первым входом блока

25 запрета, второй вход бпока запрета соединен с выходом триггера, а выход соединен с первыми входами счетчика и первого регистра сдвига.

Недостатком известного устройства явпяется относитепьно невысокая точность и неравномерность распредепения относитепьной погрешности по диапазону изменения аргумента, что является следствием аппроксимации погарифмической кривой участками прямых.

Предпагае мое устройство отпичается тем, что оно содержит регистр, второй регистр сдвига, сумматор, первый вход которого соединен с выходом второго регистра сдвиге, блок умножения и эпемент задержки, выход которого соединен с первым входом блока умножения, второй вход которого соединен с выходом сумматора, а выход соединен ео вторым входом первого регистра сдвига и с третьим входом бпока запрета, первый выход регистра соединен с вторыми входами счетеика и триггера, второй выход регистра .оедкнен со входом второго регистра

633017

Я 2 - Р(2 ) rn1n

ЬО сдви га, вторым входом сумматора и входом эпе ме нт а заде ржки.

Сущность предлагаемого изобретения заключается в том, что потенцирование мантиссы осуществляется за счет аппрок- у симации llo методу наименьших квадратов, а потенцирование характеристики сводится к переносу запятой.

Блок- хема предлагаемого. устройства приведена иа чертеже. Выход генератора тактовых импульсов 1 подключен к первому входу бпока запрета 2, второй вход которого соединен с выходом триггера 3.

Первый вход триггера 3 соединен через элементы И 4 с выходами счетчика 5.

Выход блока 2 запрета соединен. с первым входом первого регистра сдвига 6 и с первым входом счетчика 5, второй вход которого соединен с выходом 7 регистра 8 и со вторым входом триггера 3. ®

Число, заданное в двоичном коде и погарифмическом масштабе, записывается в регистр 8, в котором разбивается на две части — целую и дробную (характеристику и мантиссу). Выход 9 регистра 8 подкпю- >> чен ко входу второго регистра сдвига 10, выходы которого подключены к первым входам сумматора 11. Второй вход сумматора соединен с выходом 9 регистра 8 и через элемент задержки 12 к первому входу блоке умножения 13, второй вход которого соединен с выходом сумматора

11. Выход блока умножения 13 соединен со вторым входом первого регистра сдвига 6 и с третьим входом блока запрета 2.З>

Работа предлагаемого устройства заключается в следующем. Значение мантиссы с выхода 9 регистра 8 в параллельном коде записывается в регистр 10. сдвига, и сдвинутое на два разряда впра во» в сумматор 11, в котором производится сложение с постоянным числом

0,6484. Сдвинутый на четыре разряда в регистре 10 - сдвига код мантиссы прибавляется к накопленной сумме в сумматоре 11. В следующем цикле код мантисcb> в регистре 10 сдвига на один разряд и повторно прибавляется к накопленной сумме в сумматоре 11. В следующем цикле код мантиссы в регистре 10 сдвигается на один разряд и повторно прибавляется к накопленной сумме в сумматоре 11.

Сумма с выхода сумматора 11 записывается в блок 13 умножения. Значение

И кода мантиссы с выхода регистра 8, за» держанное в элементе 12 задержки на .время накопления суммы в сумматоре 11, умножается в блоке 13 и к результату

4 прибавляется число 1 . Число с выхода блока .13 переписывается в регистр 6 сдвига, и одновременно подается команда разрешения на вход блока 2 запрета.

Импульсы с генератора тактовых импульсов 1 через блок 2 запрета поступают на шину вычитания счетчика 5, на вход которого в параллельном коде записано значение характеристики, и на шину сдвига регистра 6 сдвига тактовых импульсов, и сдвигают код на число тактов, равное величине характеристики. Дпя этого выходы разрядов счетчика 5 подключены к входам эпемента 4 И . При числе тактов, равном вепичине характеристики, на выходе элемента 4 И образуется импу ьс, переключающий триггер 3 в единичное состояние. При этом блок 2 запрета закрывается . С поступлением каждой выборки входного сигнала триггер 3 сбрасывается в исходное состояние. В результате в регистре 6 сдвига формируется двоичный код числа, равный искомому антипогарифму входного сигнала.

На чертеже показана аппаратурная реах пизация для вычисления функции Y =2 т.е. дпя потенцирования величины Х > 0 по основанию два. Представим Х в виде суммы: Х.ГХ1 1Х, где (Х) -.целая ) Х j = 2 — дробная части чиспа X

Аппроксимируем функцию У» 2 - полиномом Р(2) степени 1 . В целях упрошения аппаратурной реализации степень И аппроксимирующего попинома выбираем возможно более низкой, лишь бы максимальная относительная погрешность

/ /-/ - Ж/=< где Д -некоторое заранее выбранное малое число, которая должна вычисляться с учетом погрешности округления на

К - разрядном регистре. Коэффициенты полинома определяются. по методу наименьших квадратов, т.е. из условия минимизации суммы: где 2 = -щ- Если зададим, например, зна1 чения Д» = 0,5 %, К * 8, 11 20, то получим t1 2 и

PfZ)=0,343 Z + 0,650 Z + 1,003 х 0,34375 Z + 0,6484375 2 + 1

0 01011 + О 10100110 Z + 1.

В этой формуле коэффициент 0,343 м а0,0101011111 (2) заменен на 0,34375

0,01011; что позволяет без существен633017 фициента аппроксимируюшего попинома.

Указанное упрощение умножения осушествпяется в устройстве регистром 10 сдвиге и сумматором 11. В таблице приведе% ны значения относительной погрешности при аппроксимации функции 2 попиномом второй степени.

1,00000

Oi 00

1/16

1,04427

1,09051

1,13879

2/16

3/16

4/16

5/16

6/16

7/16

8/16

9/16

10/16

11/16

12/16

13/16

14/16

15/16

1,00

1,75625

1,83401

1,91003

1,99219

1,91521

2,00000

° О

Рассмотрим работу устройства на численном примере в двоичном коде. Пусть

Х 1001, 1100011110. Тогда (Х)= 1001, 2 0,1100011110. При вычислениях возьмем в дополнение к десяти М основным три запасных разряда. В сумматор 11, согержаший в исходном состоянии чиспо 0,10100110, поступят nooseредно числа 0,00110001111, 0,0000110001111 и 0,00000110001111.

Поспе суммирования получится.

0,10100110

110001111

110001111

11000111 М вход поступит через элемент 12 задержки чиспо j Х f со второго выхода регистра 8. В результате умножения (с учетом округления до 13 цифр после запятой) получится 0,1110101010010 0,110001111

111010101001

11101(f10100

1110101

111010

11101

1110

1+О, 1011011010101 так как в исходном состоянии блок 13 умножения содержит не О, а 1. Наных потерь точности значитепьно упростить устройство: заменить умножение Z на этот коэффициент трехкратным сложением Z со сдвигами (сначала -со сдвигом на два разряда вправо, затем — на четыре, затем — на пять разрядов).

Аналогично округлены два остальных коэф1,18921

1,24186

1,29684

1,35425

1,41421

1,47 683

1,54221

1,61049

1,68179

0,1110101010010

Это чиспо поступит на первый вход бпока 13 умножения, а на второй его

1,00000

1,04187

1,08643

1, 13367

1,18359

1,23621

1,29150

1,34949

1,41016

1,47348

1,53955

1,60828

1,67969

1,75216

1,8 3057

0,00

-0,23

-0,37

-0,45

-0,47

-0,46

-0,41

-0,35

-0,29

-0,23

-О, 17

-О, 14

-О, 13

-0,23

-0,19

-0,27

-0,39

633017

Составитель М. Аршавский

Редактор Й, Зубов Техред Э. Чужик Корректор Н. Ковалева

Заказ 6555/39 Тираж 784 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, -35, Раушская наб., д. 4/5

Филиал ППП Патент", г ° Ужгород, ул. Проектная, 4 конец в регистре 6 сдвига число

1,1011011010101 будет сдвинуто на

fX) 1001 (т.е. 9) разрядов влево, что даст 1101101101, 0101, ипи в десятичной системе 879, 3125. Более точ- 3 н< в десятичной системе Х 9,7797193, 2 =879

Таким образом, предложенное устройство, предназначенное для выполнения операций потенцирования, обеспечивает 11 точность преобразования при относитепьной погрешности не более О, 47 Ъ по всему диапазону изменений, двоичных чисел, заданных в логарифмическом масштабе.

Формула изобретения

Устройство дпя потенцирования, содержащее первый регистр сдвига, счетчик, элемент И, входы которого соединены с выходами счетчике, триггер, первый вход которого соединен с выходом элемента И, блок запрета и генератор тактовых импульсов, выход которого соединен с первым входом бпока запрета, второй вход блока запрета соединен с выходом триггера, а выход соединен с первыми входами счетчика и первого регистра сдвига, о т л и ч а ю щ е е с я тем, что, с цепью повышения точности преобразования, оно содержит регистр, второй регистр сдвига, сумматор, первый вход которого соединен с выходом второго регистра сдвига, блок умножения и элемент задержки, выход которого соединен с первым входом блока умножения, второй вход которого соединен с выходом сумматора, а выход соединен со вторым входом первого регистра сдвига и с третьим входом бпока запрета, первый выход регистра соединен с вторыми входами счетчика и триггера, второй выход регистра соединен со входом второго регистра сдвига, вторым входом сумматора и входом элемента задержки.