Устройство для коммутации процессоров многопроцессорной цифровой вычислительной машины

Устройство для коммутации процессоров многопроцессорной цифровой вычислительной машины

Иллюстрации

Показать все

Реферат

 

выход которого подключен к 1ятому вхо-ду блока управления„

Основным недостатком такой вычиспитепьной машины явпяется необходимость периодической установки каждого блока у структуры в определенное состояние и предварительного присвоения каждому бпоконкретного идентификатора уровня с помощью специ&пьных команда

Кроме того в устройстве невозможна одновременная передача гпобапьной команды с цепью распараллеливания процесса обработки информации в бпоки, расположенные в различных группах, поскольку в групповом перекпючатепе не предусмотрены ни воэможность прерывания работы блока управгения группы, ни автоматические средства защиты памяти при одновременном обращении разных попьзоватепей. 28

Отмеченные недостатки существенно сужают как функциональные возможнос ти вычиспитепьной машины, поскопьку ограничивается уровень распаралпепивания вычислений и процесса управления, так и ее производитепьность в связи с задержкой обработки информации при межгрупповом обмене.

Ыепью предпагаемого изобретения. явпяется устранение этих недостатков, а имен.--"" но повышения эффективности обмена ни=- формации между процессорами многопроцессорной цифровой вычиспитепьной машины. Поставпенная цель достигается тем,, что s устройство введены бпок идентийикации уровней команд внутригрупповых связей и бпок идентификации уровней ко=манд межгрупповых связей, каждый иэ которых содержит узеп приоритета.. pe-:. гистр свободных идентификаторов, икфр&--тор, дешифратор занятых идентификаторов и дешифратор свободных идентификаторов, причем третий и четвертый выходы бпока управпения подключены ко входам дешиф--раторов свободных и занятых идентификаторов соответственно обоих бпоков, выходы дещчфр&то."ов свобадн.".-,iii:: -..е- иЬ3-= каторов «,а„.итог: о)ад а по |" 1 О« ничным входам репBcTpGB сввбдднь(к иден тификаторов соответствующего,.»".. .-;а., выходы г;" .. -" ; динен . с-» узпов приоу :,т-,,=.у —; .-. &отвер.-тву(г,»1д;; " ге;;:-:;::р. вых«оды у :,леев :i у. : ору тета каждого блока подкщочены ко входам. шифраторов, к ну-.О левым вхоЫм регистров свободных идентификаторов и к выходам дешифраторов занятых идентификаторов соответственно одноименных блоков, первые выходы шифра;оров каждого блока подкпючены ,;!.-== тому и седьмому входам блока упрраь;;ения соответственно, вторые выходы шифраторов -каждого блока подключены к четвертым входам одноименных регист. вязко

Сущность изобретения поясняется чер-. тежом, на котором представпена схема предпагае мого устройства дпа коммутации процессоров многопроцессорной UHM.

Б состав устройства входит регистр 1 идентификации адреса, внутригрупповой регистр 2 связи, межгрупповой регистр

3 сьяэи, регистр 4 команд„регистр 5 запросов, блок 6 управления, шифраторы

7 н 8,„узлы = и 1Ь приоритета., регистры 11 и 12 свободных идентификаторов,дешифраторы 13 и 4 свободных идентификаторов, дешифраторы 15 и 16 занятых идентификаторов, бпок 17 индентификации уровней команд внутригрупповых связей, бпок 18 идентификации уровней команд межгрупповых связей.

Выход регистра 1 идентификации адреса соединен с входом бпока 6 управпения,. второй выход которого подключен к входу этого же регистра. Выход внутригруппового регистра 2 связи соединен с первым входом регистр& 5 запро-сов, с первым входом межгауппового регистра 3 связи и вторым входом бпока 6 управления. Выход межгрупповой о регистра 3 связи соединен с первым вхо дом регистр& 4 команд, третьим входом бпока 6 управпения и вторым входом внутригруппового реги ра =. связи. Первый и второй выходы регистра 4 команд о динены сп гтветственчо р -,первым вуодпм

B+iYpii i"p/Ii»os i"o регистра 2 связи H c первым входом бпока 6 управпении lBp вый и второй выходы регистра 5 запросов соединены соответственно со вторым входом межгруппового регистра 3 связи и с четвертым входом бпока 6 управпения. Первый выход блока 6 управпения соединен i ь,:(-!iq, „. &хо/до.",,т »ег :р,тра 4 межгруппового регистра 3 связи и со входом регистра 5 запросов. - етий выдами дешифра: оров 13 и 15 свободных и занятых идентификаторов, & четвертый выход блока 6 управления соединен со входами дешифраторов 14 и 16 свободных и занятых идентификаторов. Выходы дешифраторов 15 и 14 соединены соответ=. ственно с единичными входами триггеров, 633022 провождаемые другим идентификатором.

Это поэвопяет группе — диспетчеру с помошью пространственного разделения программ распараллеливать вычислитепьный процесс уже на уровне групп, а не процессоров, беэ опасения испортить работу группы в локапьном режиме. Следует также отметить целесообразность включения предлагаемого устройства коммутации между двуми межгрупповыми шинами, что обеспечивает возможность построения многоярусной древовидной иерархичес. кой структуры вычиспитепьной машины в отличие от двухъярусной структуры прототипа. Такая структура, имеющая к тому же возможность гибкой организации связей, позволяет вычислительной машине подстраиваться под структуру решаемой задачи и распараллепивать вычислительный процесс и процесс управпения практически без органичения.

Работа предпагаемого устройства для коммутации процессоров в структуре многопроцессорной вычислительной машины была промодепирована на ЭИМ БЭСМ-6.

Результаты моделирования поддерживают преимущества предлагаемого устройства перед прототипом.

Зф

Формула изобретения

Устройство для коммутации процессоров многопроцессорной цифровой вычислительной; машины, содержащее межгрупповой регистр связи, внутригрупповой регистр связи, регистр команд, регистр запросов, блок управления, регистр идентификации адреса, причем первый вход внут-. @ ригруппового регистра связи соединен с первым выходом регистра команд, второй выход которого подключен к первому входу блока управления, второй вход которогс,. соединен с первым входом регистра запро- сов, с первым входом межгруппового регистра связи и с выходом внутригруппового регистра связи, второй вход которого соединен с третьим входом блока управпения, с первым входом регистра команд и с виходом межгруппового регистра связи, второй вход которого соединен с первым выходом регистра запросов, второй выход которого лодкпючен к четвертому входу бпока управления, первый выход которого подключен ко второму входу регистра команд, к третьему входу внутригруппового регистра связи, к третьему входу межгруппового регистра связи и ко второму входу регистра запросов, второй выход блока управления соединен со входом регистра идентификации адреса, выход которого подключен к пятому входу бпока управпения, î r и и ч а ю щ е е— с я тем, что, с цепью повышения эффективности обмена информацией между процессорами многопроцессорной БВМ, в уст» ройство введеньг бпок идентификации уровней команд внутригрупповых связей и бпок идентификации уровней команд межгрупповых связей, каждый из которых содержит узел приоритета, регистр свободных идентификаторов, шифратор, дешифратор занятых идентификаторов и дешифратор свободных идентификаторов, причем третий и четвертый выходы блока управпения подключены ко входам дешифраторов свободных н занятых идентификаторов соответственно обоих блоков, выходы дешифраторов свободных идентификаторов каждого блока подключены к единичным входам регистров свободных идентификаторов соответствующего блока, выходы которых соединены со входами узлов приоритета сортветствующих блоков, выходы узлов приоритета каждого блока подключены ко входам шифраторов, к нулевым входам регистров свободных идентификаторов и к выходам дешифраторов занятых идентификаторов соответственно одноименных бпоков, первые выходы шифраторов каждого блока подключены к шестому и седьмому входам блока управления соответственно, вторые выходы шифраторов каждого блока подкпючены к четвертым входам одноименных регистров связи

Источники информации, принятые во внимание прн экспертизе:

1. Патент США № 3631402, кп. G 06 Р 15/16, 1872.

2,KoczeEa Ь.J,XVang Q.Y.,"T5e cjesign о1a Ы гйй Рс гс Иес compvten огдцо sation, 1НЕ Transactions on cornputels, voCuvne с-18,М б,р.sao-Á29, 1969.