Устройство для ввода информации от дискретных датчиков

Устройство для ввода информации от дискретных датчиков

Иллюстрации

Показать все

Реферат

 

С аа Севвтскки

Сецналмстическни

Республик (61) Дополнительное к авт. свил-ву(22) Заявлено24.03.76 (21)2339617/18-24 с присоединением заявки №(23) Приоритет(43) Опубликовано 25.11.78Бюллетень. № 43 (45) Дата опубликования описания .11 78

2. (5)) М, Кл.

Cj 06 Р 3/04

Гооудвротввниьб комитат

Свввта Мииистров СССР оо долам изобрвтвиий и открытий (Я) 7ДК 681.327..2 1(О88.8) А. Д. Анищенко н B. С. Каканович (72) Авторы изобретения

Белорусский филиал Государственного научно-исследовательского энергетического института им. Г, М. Кржижановского (71) Заявитель (54) УСТ ОЙСТВО arra BaOaA ИНфО . А ИИ

ОТ ДИСКРЕТНЫХ ДАТЧИКОВ

Изобретение относится к области вычислительной техники и может быть использовано в вычислительных системах для вво <а информации от множества дискретных датчиков.

Известно устройство дл я ввода и н форм ации от дискретных датчиков (1), содержащее устройство запоминанця изменения состояния датчиков, устройство формирования адреса, регистры и коммутатор и ре цающее задачу опроса датчиков и ввода в. вычислительную машину. адреса датчика, состояние которого изменилось.

Недостатком такого типа устройств являЕтся их сложность.

Наиболее близким к данному по сущности технического решения является устройство (2) для ввода информации, содержащее блок буферных регистров, входы которых соединены с информационным входом устройства, управляющие входы буферных регистров- подключены к соответствующим выходам распределителя опроса, выходы буферных регистров подключены к информационным входам блока формирования адре са датчика. выходы которого связаны с адресными выходами устройства, вход распределителя опроса подключен к первому выходу блока управления, первый и второй входы которого связаны с управляк шичп входачи устройства.

Недостатком этого устройства явлжтся большой объем оборудования.

Це.тью изобретения является упрощение устройств».

Поставленная цель достигается тем, что в устройство введен элемент ИЛИ, выход которого подключен к третьему входу блока

1ц управления и синхронизнрчюшему выход . устройства, блок формирования адреса датчика содержит шифратор старших разрядов, группу коммутирукнцих ячеек по числу разрядов регистров первые выходы которых подключены к соответствующим входам шифpampa младших разрядов, первый вход коммутирующей ячейки подключен ко второму выходу ком мути р> юшей ячейки соседнегО старшего разряда, третьи выходы ком мутируюшнх ячеек подключены к группе выЮ ходов блока формирования адреса датчика, соединенных с соОтветствующими входами элемента НЛ И, управляюгцим вход блока формирования адреса датчика соединен с первым молом коммутирующей ячейки само634263 го старшега разряда н со втОрим выходом блока управления, ерная группа входон блока формирования адреса датчика соединена с соответствующими входами шифратора старших разрядов н соответствующими выходамн распределители опроса, информационные входы блока формирования адреса датчика подключены, к соответствующим информационным входам коммутирующих ячеек, выходы шифратора старших разрядов и шифратора младших разрядов соединены с соответствующими выходами блока формирования адреса датчика. Кроме того, коммутирующая ячейка содержит элемент

ИЛИ входы которого соединены с соответствующими информационными входами ячейки, триггер, выходы которого подключены к первым входам первого и второго элементов И, вторые входы которых соединены с первым входом ячейки„выходы первого и второго элементов И соединены соответственно с первым и вторым выходами ячейки, третий выход которой подключен к первому входу первого элемента И, первый и второй входы триггера подключены соответственно к выходу элемента ИЛИ и выходу первого элемента И. Кроме того, блок управления содержит задающий генератор, соединенный выходом с первыми входами первого и второго элементов И, выходы которых соответственно подключены к первому и второму выходам блока, триггер, дна входа которого соответственно подключены к первому и второму входам блока, первый и второй выходы триггера подключены ко

Вторым входам соответственно первого и второго элементов И, третий вход второго элемента И подключен к третьему входу блока и через элемент НБ к третьему входу первого элемента И.

На фиг. представлена блок-схема устройства,а на фиг. 2.— блок-схема коммутирующей ячейки.

Устройство (фиг. 1) содержит блок буферных регистров 1, объединяющий буферные регистры 2, блок-формирования адреса датчика 3. включающий группу коммутирующих ячеек 4, число которых равно числу разрядов буферного регистра 2, шифратор старших разрядов 5 и шифратор младших разрядов 6, распределитель опроса 7, датчик 8, элемент ИЛИ 9, блок управления

10, содержащий элемент HE l l, триггер 2, задающий генератор 13 и первый )4 и второй 15 элементы И.

На фиг, l показаны выход синхронизации устройства 16, адресные выходы устройства 17; управляющие входы 18 и 19; коммутирующая ячейка 4 (фнг, 2) содержит элементы И 20 и 21, триггер 22 н элемент

ИЛИ 23.

Устройство работает следующим образом.

Дискретные датчики 8 объединены в группы, так что каждая группа датчиков подключена к одному буферному регистру 2 из блока буферных регистров ) . Изменение состояния каждого отдельного датчика фнкснруется переводом в единичное состояние триг герон соответствующих разрядов буферного регистра 2. Распределитель опроса 7 опрашивает состояния регистров 2, переписывая содержимое регистра в триггере 22 ячейки памяти 4 блока формирования адреса дат чика 3. При этом с распределителя опроса

1О 7 сигналы опроса выдаются на шифратор старших разрядов 5.

Если опрашиваемый буферный регистр 2 не содержит разрядов, находящихся в единичном состоянии, то нсе триггеры 22 останутся в нулевом состоянии и на распределитель опроса от задающего генератора 13 через открытый элемент И 15 поступит очеред. ной импульс переключения.

Если хотя бы один триггер 22 будет пе реведен в единичное состояние, то с выхода элемента И 21 соответствующей коммутирующей ячейки 4 на один из входов элемента ИЛИ 9 поступит сигнал, который через элемент НЕ 11 и элемент И 15 блокирует поступление импульсов на распределитель опроса 7. Одновременно возбуждается син25 хронизнрующий выход устройства 16. После этого устройство ожидает прихода сигнала на вход 19, разрешающего выдачу адреса на выход 17, При поступлении этого сигнала в блок управления !О триггер 12 откоывает элемент И 14 и на входы элементов И 20 и 2) выдается сигнал, Если при этом триггер 12 находится в нулевом состояния, то.сигнал через элемент И 20 протранслируется на вход элементов И 20 и

21 следующей коммутирующей ячейки 4. Ec3g ли триггер 12 находится в единичном состоянии, то поступивший сигнал через элемент И 21 поступит на шифратор младших разрядов б и на подготовку сброса триггера 12. Прн этом на выходах )7 устройства будет выдаваться адрес датчика, изменившего свое состояние.

В случае, если в нескольких коммутирующих ячейках 4 будут возбужденные триггеры 22, то адреса соответствующих датчиков будут выдаваться последовательно и

4 порядке возрастания номерон разрядов буферного регистра 2.

После выдачи последнего адреса снимается сигнал с выхода 16, в ответ выдается сигнал на вход 18 и устройстно переходит н режим опроса регистров. я Таким образом, устройство осуществляет опрос дискретных датчиков, обладая щэостой конструкцией.

Формула изобретения

1. Устройство для ввода информации от дискретных датчиков, содержащее блок буферных регистров, входы которых соединены с информационным входом устройства, управляющие входы буферных регнс1ров под634263 ключены к соответствующим выходам распределителя опроса, выходы буферных регистров подключены к информационным входам блока формирования адреса датчика, выходы которого связаны с адреснычи Rblходами устройства, вход распределителя опроса подключен к первому выходу блока управления, первый и второй входы которого связаны с управляющими входами устройства, отличающееся тем, что, с целью упрощения устройства, в него введен. элемент

ИЛИ, выход которого подключен к третьему входу блока управления и синхроиизнрующему выходу устройства, блок формирования адреса датчика содержит шифратор старших разрядов, группу коммутирующих ячеек по числу разрядов регистров, первые выходы которых подключены к соответствующим входам шифратора младших разрядов, первый вход коммутирующей ячейки подключен ко второму выходу коммутирующей ячейки соседнего старшего разряда, третьи выходы коммутирующих ячеек подключены к группе выходов блока формирования адреса датчика, соединенных с соответствующими входами элемента ИЛИ, управляющий вход блока формирования адреса датчика соединен с первым входом коммутирующей ячейки самого старшего разряда и .со вторым выходом блока управления, первая группа входов блока формирования адреса датчика соединена с соответствующими входами шифратора старших разрядов и с соответствующими выходами распределителя опроса, . информационные входы блока формирования адреса датчика подключены к соответствующим информационным входам коммутирующих ячеек, выходы шифратора старших разрядов и шифратора младших разрядов соединены с соигветствующими выходами блока формирования адреса датчика.

2. Устройство по п. I, отличающееся тем

1 что коммутирующая ячейка памяти содержит элемент ИЛИ, входы которого соедииены с соответствующими информационными входами ячейки, триггер, выходы которого подключены к первым входам первого и

1е второго элементов И, вторые входы которых соединены с первым входом ячейки, выходы первого и второго элементов И соединены соответственно с первым и вторым выходами ячейки, третий выход которой подключен к первому входу первого элемента И, первый и второй входы триггера подключены соответственно к выходу элемента ИЛИ и выходу первого элемента И.

3. Устройство по п. 1, отличающееся тем, что блок управления содержит задающий

2-в генератор, соединенный выходом с первыми входами первого и второго элементов И, выходы которых соответственно подключены к первому и второму выходам блока, триггер, два входа которого соответственно подключены к первому и второму вхо25 дам блока, первый и второй выходы триггера подключены ко вторым входам соответственно первого и второго элементов И, третий вход второго элемента И подключен к третьему входу блока и через элемент

ЗО

HE — к третьему входу первого элемента Й.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР № 377759, кл. G 06 F 3/04, 1970.

2. Авторское свидетельство С(:СР № 448458, кл. G 06 F 3/00, 1972. Составитель В. Вертлнб

Редактор Д; Мепурншвили Техред О. Луговая Корректор С. Шекмар

Эаказ 6762/46 Тираж 784 Подписное

llHHHllH Государственного комитета Сонета Министров СССР по делам изобретений н открыгяй

ll3035, Москеа, )R-ÇÜ, Рзушсиаи наб, д. 4/Ь

Филиал flllO «Патент», г. Ужгород, ул. Проектная, 4