Преобразователь двоично-десятичного кода в двоичный

Преобразователь двоично-десятичного кода в двоичный

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

««634267,= ° -У. 1

° «ъ» 1 (61) Дополнительное к авт. свил-ву(22) ЗаЯвлено 10.09 75 (21) 2171542) 18-24 с присоединением заявки.№ (23) Приоритет (43) Опубликовано 25.11.785юллетень %43 (45) Дата опубликования описания гь.1т.rs (51) М. Кл. ц 06 P 5/02

Государственный комитет

Совета Министров СССР по делам изобретений н открытий (53) УДК 681.325. . 53(088.8) (72) Автор изобретения

В. И. Омельченко

Таганрогский радиотехнический институт им. В. Д. Калмыкова (71) Заявитель (54) ПРЕОБРАЗОВАТЕЛЬ ДВОИЧНО-ДЕСЯТИЧНОГО 1(ОДА

В ДВОИЧНЫЙ

Предлагаемое устройство относится к области цифровой вычислительной техники и может быть использовано в устройствах обработки двоичной информации.

Известны устройства для преобразования двоично-десятичных кодов в двоичный код (1), содержащие регистр числа, переключатель двоичных эквивалентов, блок хранения двоичных эквивалентов и суммирующие устройства. Недостатком известного устройства является большой объем аппаратуры и относительно низкое быстродействие.

Наиболее близким техническим решением является преобразователь лвоично-десятичных кодов в двоичный кол (2), содержащий регистр числа, блок управления, переключатель двоичных эквивалентов, делитель импульсов, вход которого соединен с выходом блока управления и со входом переключателя двоичных эквивалентов, блок хранения двоичных эквивалентов, входы которого соединены с выходами переключателя двоичных эквивалентов и распределителя импульсов соответственно, четыре двоичных сумматора, регистр сдвига, вход которого соединен с выходом первого лвои Illolo сумматора, а выход — с первым входом первого двоичного сумматора, три элемента задержки.

Недостатком известного устройства является относительно большое количество аппаратуры.

Цельк> изобретения является упрощение и реобразователя.

11ель лостигается тем, что QH содержит четыре элемента И, первые входы которых соединены с выходом блока хранения двоичных эквивалентов, вторые входы соединены с выходами регистра числа, выход первого элемента И соединен с первым входом второго двоичного сумматора, а выходы второго, третьего и четвертого элементов И через первый, второй и третий элементы задержки соелинены со вторым входом второго и первыми виолами третьего и четвертого двоичных с мматоров соответственно, выход второго лвоичного сумматора соединен со вторым вхолом третьего лвоичного сумматора, выход которого соединен со вторым входом четвертого двоичного сумматора, выход которого соединен со вторым входом первого двоичного л мматора.

634267

11 а (с рт(же представле la структурная схема и рсдла гаем Ого преобразователя, где н!7ин п ы следующие обозначения: управляющая шина I, шина 2 подачи числовой тетрады. олок управления 3, регистр числа

4, переклк)чатель 5 двоичных эквивалентов, распределитель 6 импульсов, формирователь

7 двоичных эквивалентов, элементы И 8—

13, блок 14 хранения двоичных эквивалентов, элементы задержки 15 — 17, двоичные сумматоры 18 — 21, полусумматоры 22 — 23, регистр 24 сдвига, элемент HE 25, шина

26 съема результатов.

Управляющая шина 1 служит для подачи синхроимпульса, приходящего одноврсмс!!!ИО со счи Гываемой . тетрадой двои (но .!сл(тичного числа. Шина подачи тетрыды 2 пр ;IH!13Hа чена для записи считываемой с

Ii0(IflåcIH информации тстрады в рсгистр числ» 4. ок управления 3 вырабатывает сиг!!ылы, обеспечивающие функционирование ) стройствы преобразования. Регистр числа 4 прсдназна IBH для хранения тетрады преобразуемого двоичпо-десятичного числа.

Переключатель двоич ibt«эквивалентов 5 вырабатывает сип)ыл спроса необходимой шины блока хранения двоичных эквивалентов. 25

Рыс!!рсделитель импульсов 6 считывает двоичныи эквивалент младшегO разряда нр»образуемой тетра !и. Формиров пель двоичHhI«эквивалентов 7 предназначен для образования двоичных эквивалентов весов 8, 4, 2 Но считываемому двоичному эквиваленту младшего разряда тетрады.;7лех(снт(! И

8 — -11 формирователя 7 двоичных эквивалентов предназHB«efthf для считывания из блока хранения двоичных эквивалентов 14 соответствую!цего 1воичного эквивалента млад- 35 щего разряда тстрады, если B двоичных разрядах регистры 1!!ела содержится единица.

;)Г!смс !ITI! 3»дсржкп 15 — 17 предназначены для !»держ!. поступающей на II«вход информации на Один,,!Вы и три 1ыкт» соответственно.,l,ott fi,, Iå су«tì»òoðû 18- 21 пред о !!Ы3 и(IЧ(!НЬ! (ГI H <, OP»»OBr!HI! B l !301!rI !tOI 0 ЭКВ ИВ;!лента пр 00!)азуе)!Ой! тетрады. В состав су,;;!»тс ры,8 В«0(ят,!Ол«ус1м:1;поры 22--23, элсмсигы 1! 12, !3, эле,icf!1 I!.. 25, ы также накоllитслш!ы 1эг!емс Hт. Сос1 »в сум мыто!)Ов

l9 — 21 такой же, как и состав сумматоры 18.

P(!!!с! (> сдги!га 24 прсдныз!!ачсн для хрышН ПЯ fi С, \!1!! Г I ПРСОО!7 ВЗоваННОИ ИпфОР«1лl Цll II ():!f10ð;h;f)!I(tiû é !вопч н ы и с«3! «!»тор 21 01— . ic 0 i;!o с .)0111 1 Ом сдви!И1 .! !(рс!1! )3!iа 1. I! !

»я кои,;I!(ль!!ого суммирбвыиия д!10:: !.0Г() -)!i:! l i!;1.1(! ". i! P(00(7 13«С. (ОИ C(Г;) Ы, ) i

1) л, i I !» i i ) >! i l !) (0 ) !) f i 10 В и! t! I H П р С,, h «! ! I .. .: :.; ,! i B:) iH;-,!(ClfCH×Ii0. О ЧИС, и

I 1 !!! :! О,смы p;3i, i!hi; Гii!3 „6 и!7 !il;i!!>r:—

iВ0., (:II! ц; (I)(.

, к ви валентов, соответствующих весам прс Образу(мой тетрады по формуле:

A = Z y !7.2 (10 )), i. te A — искомая правильная двоичная дрооь;

1 — номер десятичного разряда правильной двоично-десятичной дроби; р — номер двоичного разряда двоичнодесятичной тетрады;

Ь вЂ” двоичная цифра О или l; (1О ) — двоичный эквивалент младшего разряда двоично-десятичного числа вида 10

Устройство работает следующим образом, В регистр числа 4 по шине подачи тетрады

2 последовательно разряд за разрядом, начиная со старшего, поступают двоично-десятичные тетрады преобразуемого числа. Одцовре«!Снно с каждой двоично-десятичной тстрыдой в блок управления 3 по управля!Ощей шине 1 поступает синхроимпульс, задающий стартстопный режим работы устройства. Блок управления 3 вырабатывает сигналы, обеспечивающие функционироваiiHc всего устройства. Распределитель импульсов 6 вырабатывает распределенные во времени импульсы, число которы равно числу разрядов двоичных эквивалентов младших разрядов тетрад, хранимых в блоке хранения двоичных эквивалентов 14. Переключатель эквивалентов 5 построен по принципу стартстопного сдвигового регистра и выбирает соответствующую шину олока храпения двоичных эквивалентов 14.

Считанный двоичный эквивалент младшего разряда тетрады одновременно поступает на элементы И 8 — 11 формирователя двоичных эквивалентов 7, коммутируемые соответствующими разрядами регистра числа 4. С выхода элемента И 8 двоичный эквивалент младшего разряда тетрады поступает непосредственно на первый вход псрВО!О одноразрядного двоичного сумматоры 18, ы с выходов второго, третьего и четвертого элементов И 9, 1О, !1 через IicpB« >. вторую, третью линии задержки 15, !6. !7 формирователя 7 соответствсн!o — — на вход

0,(поразрядного двоичного сух(3!Втора 18, на

В«од одноразрядного двоичного сумматоры

I а В1 ОРОЙ ВХО,1 о.лIIОPВЗРЯдкоl 0:! f!Оil i— сумматора 20. После того, как раciiр(,((, I lfTC, l h 1I «IH«, !ЬСГ)В 6 ОТр !();IТЫВас-. Одll i:

I!!!!л, I il» рсГистрс 01Bill 24 бт.lст . лр! fill! i i" !!! )!! !! I Ы И ЭКВ!111(IГ)СII! I IPÅ()О I) и: 0ВЫ! I I!!(>й питы 1ьOli и>-(сеяти пц):o .г!слы. !»l(li «1 OOP330i)H ВЫО!)а fl Hh! If ДВ(7!1 и Ы !! =КI .i!1». .(H1 (1 О ) 3 пост« ll r!(т Hf! Вход! (1 мировпс. я двои иых экв(В1::.Тснго)н 7, ь,!— .л» I »:;r>TÎÐÎÃO СНИ М;! К>т, ;I П)0!: 1111;!(: . ь ГЫ, (к010ИЫ, В, 1;:):. ",I !;.. (Г . С! ., )(, II!C11? . " (Т. л . < а; 00тв(т" эi IO,, :.! ii!0! !

1! f>!), ЭК))нва1,1L ПТЫ НЕЧЕTIII>k"; ДЕСЯТИЧ)1:>IX Iiифо, I 1 f) Ik. еди!IHHI>1, Ilo,lx чак)тся и ) те .! )") . )! Iiã) )Ва))ия двои )пых эквиваленToB, спи»гс»),lx с выхода формирователя двоичных э1;ВивалсkiТоВ 7. В блоке хранения двоичrl!> x Bêl! валентов 14 хранятся двоичные эквива,)с .1ты младших разрядов тетрад вида 10,11, (0>01)z и т. д. Двоичный эквивалент преобразуемой тетрады двои ЕНо-десятичного числа получается в результате суммирования двоичных эквивалентов, сш1маемых с выхода формирователя двоичных эквивалентов 7.

Предлагаемое устройство позволяет с —

И1ественно сократить объем аппаратуры, т. к. отпадает необходимость в дешифрации кода тетрады и коммутации десяти цепей.

Уменьшается ТВКТКе количество элсмен)ОВ задержки.

Формула изобретения

Преобразователь двоично-десятичного кода в двоичный, содержащий регистр числа, блок управления, переключатель двоичных эквивалентов, распределитель импульсов, вход которого соединен с выходом блока управления и со входом переключателя двоичных эквивалентов, блок хранения двоичных эквивалентов, вх));ь! которого соединег ——

Л

) >Ь; С BH!XI).3.BÌI> 1;",РЕ1>, )0)11)ТЕГ1 -,;:! и )Вален 1 Ов и ргсп1)едегf! I TE", !å," i i,, )1>; ответственно, четыре двоич 1.ы x c i »,. тора, р(Гистр ).дВН Га, Вход которого со). д! I i!. н с

Б Выходом первого двоичного су )матор11, а

Выход с первым Входoм первого 1Boll÷k:oão

ox,»aTop I, три элемента задержки, отличаю)иииея тем. Что, с целью упрощения уo гройства, о11 содсржи1 четыре эле»ента 11, 1О

ПС))ВЫЕ ВХОДЫ КОТОРЫХ СОЕДИНЕНЫ С BBIXOHO» блока хранения двоичных эквивалентов, B."))рые входы соединены с выходами регистры числа, выход первого элемента И соединен с первым входом второго двоичного сумматора, а выходы второго, третьего и четвер15 ТОГО элементоВ И через перВый> Вто1)ОЙ и третий элементы задержки соединены со вторым входом второго и первыми входами третьего, четвертого двоичных сумматоров соответственно, выход второго двоичного сумматора соединен со вторым входом третьего двоичного сумматора, выход которого соединен со вторым входом четвертого двоичного сумматора. выход которого соедин II со вторым входом первого двоичного суxlматора.

ИстОчники инфОРх)гиии, HPHHHTI>lt ВО Bill!мание при экспертизе:

1. Авторское свидетельство СССР

Л 329525, кл. G 06 F 5/02, 24.11.70.

2. Авторское свидете,ihcTBo СССР, с 473179, к. i. G 06 1 5 02, 1973.