Устройство для селекции цифровых каналов

Устройство для селекции цифровых каналов

Иллюстрации

Показать все

Реферат

 

Союз Советских

Социалистических

Республик

О П И С А Н И Е (634489

ИЗОБРЕТЕН И

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (6l) Дополнительное к авт. санд-ву

2 (5l) М. Кл

Н 04 Q 11/04 (22) Заявлено 09.06.77 (21) 2 4952 94/18-09 с присоединением заявки №вЂ”

Государственный коннтет

Соввта Мнннстров СССР оо делам нзобретеннй н отнрюнй (23) Приоритет (43) Опубликовано 25.11.78Бюллетень № 43 (53) УДК 621.394. . 42 (088.8) (45) Дата опубликования описания 28,11.78 (72) Автор изобретения

Б. М. Коротун

ЦСЕСОНЗЗИ М 1

ЛАТЕНТКО° ° (71) Заявитель (54) УСТРОЙСТВО ДЛЯ СЕЛЕКЦИИ ЦИФРОВЫХ

КАНАЛОВ

Изобретение относится к электросвязи и может использоваться в многоканальных цифро-аналоговых системах переда» .чи данных с временным, разделением каналов.

Известно устройство для селекции цифровых каналов, содержащее блок управ-: ления, первый элемент И, выходы котороvo подключены к входам блока счетчиков, сбрасываюшие входы которого соединены с первым выходом синхронизатора, и второй элемент И (1);

Однако в таком устройстве недостаточна точность селекции.

Бель изобретения — повышение точности селекции.

Для этого в устройство для селекции цифровых каналов, содержащее блок управления, первый элемент И, выходы которого подключен к входам блока счетчиков, срабатывающие входы которого соединены

- спервым выходомсинхронизатора, ивторой элемент И, введены ключевой блок, блок памяти, два элемента ИЛИ, распределитеель импульсов, дешифратор и бпок вычисления уровня флуктуации, выход которогочерез блок управления подключен к управляющему входу дешифратора, выходы которого сое1 динены с входами первого элемента ИЛИ, выход которого подключен к входу первого элемента И, соответствующие входы которого соединены с выходами распределителя импульсов и входами второго элемента Й, к дополнительным входам которогоподключены выходы блока памяти, сбрасываюший вход которого соединен с первым выходом синхронизатора, второй и третий выходы которого подключены к тактовым входам распределителя импульсов и блока вычисления уровня флуктуации, управляющий вход которого соединен с выходом второго элемента ИЛИ и управляющим входом ключевого блока, вхого ды которого соединены с входами дешифратора и блока вычисления уровня флуктуации, при этом выходы блока счетчиков подключены к входам блока памяти, 634489 а входы второго элемента ИЛИ соединены с выходами второго элемента И.

На чертеже изображена структурная электрическая схема предлагаемого устройства. 5

Оно содержит блок 1 управления, первый элемент И 2, блок 3 счетчиков, синхронизатор 4, второй элемент И 5, ключевой блок 6, блок 7 памяти, два элемента ИЛИ 8 и 9, распределитель 10 им- 30 пульсов, дешифратор ll, блок 12 вычисления уровня флуктуации.

Устройство работает следующим образом.

Параллельные многоразрядные коды 3$ информации, принадлежащей как цифровым, так и аналоговым каналам, поступают на входы дешифратора 11, ключевой блок 6 и блок 12 вычисления уровня флуктуации

В исходном состоянии входы ключевого © блока 6 и блока 12 вычисления уровня флуктуации блокированы ввиду отсутствия сигналов на их управляющих входах, по аналогичной причине в дешифраторе 11 все дешифруюшие элементы деблокированы, т.е. апертура устройства максимальна. Если очередной поступивший на вход устройства код близок к коду какой-либо позиции алфавита, системы связи, то он дешифруется в дешифраторе 11 и на © выходе соответствующего дешифруюшего элемента появляется импульс. Импульсы с выходов всех дешифрируюших элементов объединяются в единый поток с помощью первого элемента ИЛИ 8 и поступают на вход первого элемента И 2. На управляющие входы которого и второго элемента И 5 с синхронизатора 4 подаются импульсы, соответствующие во времени информационным каналам, причем на каждый управляющий вход поступают импульсы только одного канала. С помощью этих управляющих импульсов первый элемент И 2 заносит результаты де-. шифрации сигналов в каждом канале на соответствующий счетчик блока 3 счетчиков. Накопление результатов в блоке счетчиков происходит в течение интервала анализа, рассчитываемого из условий о6еспечения заданных характеристик селекции, при этом,. если число накопленное в каком-либо счетчике превысило наперед заданное значение, то счетчик блокируется, а на его выходе появляется сигнал потенционального типа. По окончании интервала

Я о анализа синхронизатором вырабатывается символ,заносяших указанные сигналы в ячейки памяти блока 7 памяти, связанные с заблокированными счетчиками, и потом сбрасывает эти счетчики.

Информация, записанная в блок 7 памяти, считывается из него вторым элементом И 5, в результате чего вторым элементом ИЛИ 9 формируется поток импульсов, соответствуюших во времени тем каналам, которые в первом приближении отнесены к цифровым.

Последовательность импульсов с выхода второго элемента ИЛИ 9 поступает на управляюшие входы ключевого блока

6 и блока 12 вычисления уровня флуктуации, обеспечивая прохождение на выход устройства кодов цифровых каналов и формирование первой оценки уровня флуктуации. Оценка уровня флуктуации формируется в течение расчетного интервала времени, по окончании которого импульсом с первого выхода синхронизатора 4 она передается в блок 1 управления, вырабатывающий по ней команды на сужение апертур устройства, т. е. блокирование ряда дешифрируклцих элементов.

Работая при суженных апертурах, устройство, повторяя описанную выше процедуру, вновь выбирает цифровые каналы, но уже во втором более точном приближении.

По кодам цифровых каналов второго приближения вычисляется уточненное значение уровня флуктуации и в соответствии с ним производится коррекция апертур устройства. После ряда повторейий описанного процесса устройство входит в состояние. динамического равновесия, из которого оно может быть выведено изменением количества или распределения цифровых каналов в информационном потоке, или изменением -уровня флуктуаций.

Эти изменения приведут к возобновлению асимптотической процедуры поиска, в результате чего установится новое динамическое равновесие.

Формула изоб ретения

Устройство для селекции цифровых каналов, содержашее блок управления, первый элемент И, выходы которого подключены к входам блока счетчиков, сбрасываюшие входы которого соединены с первым выходом синхронизатора, и второй элемент И, о т л и ч а ю ш е е с я тем, что, с целью повышения точности селекции, введены ключевой блок, блок памяти, два элемента ИЛИ, распределитель импульсов, дешифратор и блж лчик.—

5 6344 ления уровня флуктуации, выход которого через блок управления подключен к управляющему входу дешифратора, выходы которого соединены с входами первого элемента ИЛИ, выход которого подключен к у входу первого элемента И, соответствующие входы которого соединены с выходами распределителя импульсов и входами второго элемента И, к дополнительным

Ъ входам которого подключены выходы бло- g ка памяти, сбрасывающий вход которого соединен с первым выходом синхронизатора, второй и третий выходы которого подключены к тактовым входам распределителя импульсов и блока вычисления 1% уровня флуктуации, управляющий вход которого соединен с выходом второго элемента ИЛИ и управляющим входом ключевого блока, входы которого соединены с входами пешифратора и блока вычисления уровня флуктуац|щ, при этом выходы блока счетчиков подключены к входам блока памяти, а входы второго элемента ИЛИ соединены с выходами второго элемента

И.

Источники информации, принятые во внимание при экспертизе:

j.. Патент ФРГ No 2406846, кл. Н 04 "J 3/06, 1976.

ЦНИИПИ Заказ 6782/58 Тираж 763 Подписное

Филиал ППП "Патент, г. Ужгород, ул. Проектная,4