Логическое устройство для блоков памяти

Логическое устройство для блоков памяти

Иллюстрации

Показать все

Реферат

 

lii>635486

Бааз Соеетскнх

Социалистических

Ресиу5лик

ОПИСАНИЕ

ИЗОЬЕВт ИИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное и авт. свн д-:ву— (22) Заявлено 15.02.77 (21) 2454153, 18-24 с присоединением заявки №вЂ” (23) Приоритет— (43) Опубликовано 30.11.78. В оллетень ¹ 44 (45) Дата опубликования описания 30.11.78 (51) М.Кл.- G 06 F 7/38

Ьсудорстоеккый комитет (53) УДК 628.327.6 (088.8) l is лелем изобретений и открытий (72) Авторы изобретения (71) 3а.яьитель

P. М. Асцатуров, Б. Г. Лысиков и Ю. И. Щетинку„

1 (о4) ЛОГИЧЕСКОЕ УСТРОИСТВО ДЛЯ БЛОКОВ ПАМЯТИ

Изобретение относится к зычсчслительной технике и цифровой автоматике. Оно может иопользоваться в ЭВМ, вычислительных устройствах и приборах цифровой автоматики для за поминания микропрограммы IH небольших массивов чисел, кодопреобразюзания, реализации комбинационных устройств различного назначен:пя, управляющих, арифметичеоких и др.

Известны устройства,(1, 2) для запомиHà HlHH данных и кодопреобразования — программируемые логические матрицы (ПЛ.Ч), сюстоящие из двух частей:,под матрицы выра ботки логических, произведений и лодматрицы выработки выходных слов. В первой части входные сигналы или их отрицания селективно подсоединяются к шинам логических произведенсий (промежуточным шинагм) таким образом, что определенная

KioMoHHàöèÿ входных сигналов дает на одfI0H из шин, íà Нх некоторой совокупности, сигнал, соответствующий логической едино1це. Информация с этик шин вводится во вторую подматрицу, в которой выходные шины селеквив ню лодсоедин яются,к промеокуточным шинам. Селективность соединений з обе их подматрицах обеспечивается программлрованием при помощи фотошаблона, запоминание и кодопреобразование информации —;соответствующим селектизным,годсоедгпненнем шин в обеих,подматрицах устройства.

Наиболее близким техническим решением к да нному прсдлюженшо является логическое устроиство, содержащее блок умножения, одни входы .которого, подключены к адресным шинам, а одни из зыходов — к блоку формирования зыходгюго сигнала.

Цель изобретенчия — расширение обла)О сти применения устройства за счет возможности его перепрограммирования.

Это достигcl(тся тем. что 3 3 cTp0ilcTBo введены сел е кто р ы, первый вход одного пз которых соединен с соответствующей адрес15 ной шиной. второй — с одним пз выходов блока умножения, один выход — с соопветствующим входом блока умножения. Другои выход блока умножения соединен с соответствующим входом блока формирования

20 выход: ого сигнала, один зхол второго селектора — с одним из выходов блока умножения, другой вход — .с одним пз выходов бло а формирования выходного сигнала.

Один выход другого селектора подключен

25 к соответствующему входу блока формиро:вангия выходного сигнала. а другой — и выходу стр ой ств а

На чертеже показана схема х тройстза.

ОНо содержит блок I логического умножения, блок 2 формирования зыходно:о,си! ! !

Составитель В. Гордонова

Техред C. Антипенко Корректор И. Синкина

Редактор И. Грузова

Заказ 843/1268 Изд. ¹ 748 Тираж 799 Подписное

НПО Государственного комитета СССР по делам изобретений н открытий

Москва, К-35, Раушская наб., д. 4/5

Тип. Харьк. фил. пред. «Патент» гнала, адресные шины 8, селекторы 4 и 5.

Предлагаемое устройство обеспечивает помимо ном инальной конфигурации ìàòðèцы программное расширение числа шинн некоторого, вида за счет шин двух,.других видо в: увеличение числа, входных шин за счет

П1ромежуточных и выходных шин; увеличение числа промежуточных шин за счет.Bход ных и выходных шин; увеличение числа выходных шин за счет входных и про межуточных IUHH: осуществление некоторой промежуточной кояф игу рации матрицы в пределах тех огра ничан ий, которые .накладываются конкретными схемами программных селекторов (числом коммутируемых связей).

Таки м образо м, изобретение позволяет расш ир.ить Область применения уст1ройства, что,,в свою очередь, приводит к положительному технико-экономическому эффекту.

При применении известного устройс пва с жесткой конфигурацией (например, имеющей 14 входов, 96 промежуточных шин, 8 выходов) возможны случаи, когда эта,конф игурация iHQ отвечает требованиям задачи. Единст вен ный выход агз этого положения — использовать два устройства параллельно, что приведет к значителыным дополнительным затратам средств, поскюлыку каждое устройство я вл яется большой интегральной схемой, т. е. сложным, а значит и дорогим электронным 1прибором. Предлагаемое устройство уменьшает вероятность гого, что из-за,небольших расхождений в кон. фигурации придется использовать два уст ройства ПЛМ, благодаря этому оно станет устройством с большими функциональными возможностями, более универсальным.

5 Формула изобретения

Логическое уснройство для блоков .памяm, содержащее блок умножения, одни входы которого подключены к адресным шинам, а одни из выходов — к |блоку формирова н ия выходного сигнала, о т л и ч а ющ е е с я тем, что, .с целью расширения области применения устройства за счет возможности лерепрограммирования, оно содержит селекторы, первый (вход одного из которых соединен с соответствующей адресной шиной, второй — с одним из выходов блока умножения, один выход соединен с соответствуюши м входом блока умножения, 20 другой, выход блока умножения соединен с соопветспвующ им .входом блока формирования выходного сигнала, олин вход второго селектора соединен с одним из выходов блока умножения, .другой вход — с одним

25 нз выходов блока формирования .выходного сигнала. один, выход другого селектора cDединен с соответствующ пм входом блока формирования выходного сигнала, а другой соединен с,выходом устройства.

ЗО

Источниии информации, принятые 30 внимание при экспертизе:

1. Патент США ¹ 3245О51, кл. 340—

173, опублик. 1966.

2. Электроника № 6, 1975, с. 175.