Устройство для измерения частоты

Устройство для измерения частоты

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ (.ВИЛЕТЕЛЬСТВУ

Союз Советскик

Свциапистическик

Республик рн636552 (6l) Лополннтельное к авт. свнд-ву(22) Заявлено 02,09.75 (21) 2169749/18-21 с присоединением заявки М(23) Приоритет— (43) Опубликованоо<1278, Бюллетень № 48 (45) Лата опубликования описании 10.1278 (51) М. Кл.

01 К 23/02

Государственный комитет

Совета Министров СССР но дедам иаобрегений и откры гий (53) УДК 621,317 ° .761 (088;8) (72) Авторы изобретения

Н,В.Кирианаки и С.С.Кочеркевич (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ИЗМЕРЕНИЯ ЧАСТОТЫ

Изобретение относится к области измерительной техники и может применяться в случаях повышенных требований как к скорости,так и точности измерения низкой частоты. Такие требования возникают, например, в информационно-измерительных системах, в системах контроля и управления объектами и других областях.

Известно устройство для измерения частоты, содержащее генератор пилообразного напряжения, преобразователи, логические схемы (1) .

Однако, это устройство характеризуется ограниченными возможностями расширения диапазона в сторону низких частот, а также невысокой точности измерения.

Известно также устройство для измер ния частоты, содержащее два интегратора, блок управления коммутаторами, элементы сравнения, формирователь (2).

Однако, это устройство также имеет невысокую точность измерения и узкий частотный диапазон.

Цель предлагаемого изобретения расширение частотного диапазона и повышение точности измерения. Она достигается тем, что в устройство для измерения частоты, содержащее формирователь периода, тенточник эталонной частоты, первый выход которого подключен к гервым входам двух элементов сравнения, вторые входы которых подключены соответственно к выходам интеграторов параллельно которым включены коммутаторы сброса, управляющие входы которых соединены с первым и вторым входами основного блока управления коммутаторами, третий и четвертый выходы которого подключены соответственно к управляющим входам двух входных коммутаторов, триггер входы которого соединены с первым и вторым входами основного блока управления коммутаторами, а первый выход триггера подключен к первому входу счетчика импульсов, дополнительно введены цифро-аналоговый преобразователь, коммутатор преобразователя, коммутатор эталонной частоты, блок управления коммутаторами, два коммутатора перекрестных связей, элементы сборки, два элемента коррекции крутизны, блок автоматического выбора предела и полосы, блок опорный последовательности импульсов, блок коррекции крутизны, первый и второй входы которого соединены соответственно с третьим и четвертым входами основного блока управления коммутаторами, с вы636552 ходами элементов сравнения и со входами элемента сборки, выход которого подключен к первому входу триггера, второй выход триггера соединен с первым выходом блока опорной последовательности импульсов, второй и третий выходы которого соединены соответственно с третьим входом блока коррекции крутизны и с пятым входом основного блока управления коммутаторами, шестой вход которого соединен с первым входом блока опорной последователь- 10 ности импульсов, с выходом формирователя периода и с первым входом блока автоматического выбора предела и полосы, первый и второй выходы которого .— подключены соответственно к третьему входу блока опорной последовательности импульсов и к четвертому входу бло; ка коррекции крутизны, выходы которого соединены соответственно с первыми входами элементов коррекции, вторые входы которых подключены к выходам входных коммутаторов и коммутаторов перекрестных связей, входы которых соответственно соединены через интегратор с выходами элементов коррекции и с выходами дополнительного блока управления коммутаторами, входы которого подключены соответственно к третьему и четвертому вых >дам основного блока управления коммутаторами к первому входу триггера и к управляющему входу коммутатора преобразователя, выход которого соединен с выходом коммутатора эталонной частоты и со входами входных коммутаторов, причем вход

t, коммутатора эталонной частоты соединен85 с первым выходом источника эталонной частоты, второй выход которого подключен через цифро-аналоговый преобразователь со входом коммутатора преобразователя и.со вторым входом и третьим 40 выходом блока автоматического выбора предела и полосы, четвертый выход которого соединен со вторым входом счетчика импульсов при этом второй выход триггера подключен к управляющему вхо-45 ду коммутатора эталонной частоты.

На чертеже дана структурная схема предлагаемого устройства.

Он содержит формирователь 1 периода входного сигнала, блок 2 автоматического выбора пределов и полосы, цифро-аналоговый преобразователь 3 периода входного сигнала в напряжении, эталонный источник 4 эталонной частоты, коммутатор 5 эталонного источника, коммутатор б преобразователя, электронный счетчик 7, триггер 8 формирования временного интервала пропорционально измеряемой частоте, блок 9 управления коммутаторами перекрестных связей, входные коммутаторы 10 и 11, 60 блок 12 управления входными и сбросовыми коммутаторами, коммутаторы 13 и 14 . перекрестных связей, блок 15 создания . опорной последовательности импульсов, блок 16 коррекции крутизны, элементы 17 и 18 коррекции крутизны, интеграторы 19 и 20, сбросовые коммутаторы

21 и 22, элементы 23 и 24 сравнения, элемент 25 сборки.

Предлагаемое устройство работает следующим образом.

Входной сигнал, частота которого измеряется, поступает на входной формирователь 1, а с его выхода на блок 2 автоматического выбора пределов и полосы. При этом происходит привязка импульсов такта .„ узла к началу периода. Эти импульсы поступают на аналого-цифровой преобразователь 3 периода входного сигнала в напряжение. С поступлением каждого импульica частоты 1„, происходит ступенчатое увеличение выходного напряжения преобразователя 3 на входе разомкнутого коммутатора 6. Величина ступеньки определяется связью эталон ного источника 4 — преобразователь 3.

Импульсы тактовой частоты 5 > из узла 2 поступают также на блок 15 опорной последовательности импульсов. На этот же блок 15 поступают также импульсы "1"„ с выхода формирователя 1, которые синхронизируют и разрешают ее работу. С поступлением импульсами „ на блок-схему 15, он начинает вырабатывать две импульсные последовательности 1 и т с определенным сдвигом, причем, однао поступает на блок 16 коррекции крутизны, а другая 1 — на блок 12 управления входными и сбросовыми коммутаторами. Блок 15 опорной последовательности вырабатывает также импульс 7, это задержанный на некоторое время импульс начала периода, который поступает одновременно на блок 12 и триггер 8. На блок 12 поступают также импульсы Т, импульсы с выхода элемента 25 сборки, а также с выходов обоих элементов 23 и 24 сравнения.

Совокупность всех сигналов обеспечивает возможность управления блоку 12 входными 10 и 11 и сбросовыми 21 и 22 коммутаторами, а также блоками 9 управления коммутаторами перекрестных связей.

Пусть блок 12 находится в состоянии, при котором коммутатор 22 замкнут, а коммутатор 11 разомкнут, в интеграторе 20 происходит сброс ; напротив, коммутатор 21 разомкнут, а коммутатор 10 замкнут, и так как триггер 8 включил коммутатор 5, то эталонный источник 4 будет подключен ко входу интегратора 19, который находится таким образом в режиме интегрирование .

При этом коммутаторы 13 и 14 перекрестных связей находятся в выключенном состоянии, так как блок 9 заблокирован в данный момент состоянием триггера 8.

В таком случае на выходе интегратора

19, который подключен в элементу 23 сравнения, образуется линейно-нарастающее напряжение, которое сравнивается

636;с

r образцовым, подключенным к другому выходу элементов 23 сравнения от эталонного источника 4. В момент сравнения элемент 23 выдает импульс, который изменяет состояние блока 12 на противоположное,что вызывает замыкание коммутатора 21 и размыкание коммутатора 10, то есть интегратор 19 перехо- 5 дит н режим сброс, а интегратор 20

1 с приходом следующего импульса 1 переходит в режим интегрирование, так как сейчас блок 12 выключит коммутатор 22 и включит коммутатор 11. Та- 0 ким образом, когда интегратор 19 находится в режиме сброс, интегратор

20 находится в режиме интегрирование, и наоборот. Процесс интегрирования интегратором 20 продолжается до

1,") момента сравнения напряжения его выхода с напряжением от источника 4 на элементе 24 сравнения. Импульс сравнения с выхода элемента 24, в свою очередь, изменяет блоки 12,при этом вклю-, чается коммутатор 22 и выключается коммутатор 11, что вызывает сброс уже интегратора 20, а с приходом следующего импульса 1 переход уже интегратора 19 в режим интегрирование и т.д.

Так как момент начала каждого интегрирования жестко привязан к частоI те 1.„, то в идеальном случае момент сравнения выдачи импульса элементом 23 и 24, должен совпадать с последующим ЗП импульсом частоты f, то есть время интегрирования каждого интегратора

I дожно быть равно периоду частоты т

Однако, реально, в связи с изменением параметров интегратора, импульс срав- .58 нения появится с некоторым сдвигом от—

I носительно частоты1 . Величина и знак этого сдвига определяются блоками 16 коррекции крутизны, полоса которого, в зависимости от величины частоты (предел измерения), управляется блоком 2 автоматического выбора пределов и полосы. В результате каждого сравнения для обоих интеграторов вырабатывается корректирующее напряжение Ц „ и U„, поступающее соответственно на элементы 17 и 18 коррекции крутизны. 45

Воздействие этого напряжения на элементы коррекции приводит к тому, что с каждым новым тактом неравенство длительности интегрирования до момента сравнения и длительности периода час- 50 тоты f> уменьшается. Попеременная работа обоих интеграторов позволяет к концу периода входного сигнала произвести их коррекцию, а также получить преобразование конца периода входного

I 55 сигнала, меньшего чем 1/ f, в напря- жение. Таким образом, в момент конца периода входного сигнала на выходе пРеобразователя 3 формируется напряжение, пропорциональное периоду входного® сигнала с временной привязкой к начал периода и дискретностью, равной 1/т

В общем случае в конце периода всегда 66

6 будет оставаться временной интервал, не учтенный преобразователем 3 и меньший, чем )у,„ . Однако, благодаря попеременной работе интеграторов, в любой момент времени в пределах 1/ т возможно получить линейное напряжение с высокой точностью, благодаря коррекции, преобразование времени в напряжение, и, таким образом, учесть погрешность дискретности преобразователя 3 в конце периода.

Если импульс конца периода 1 появился сразу же после импульса f и в т этом цикле интегратор 19 находится в режиме сброс, а интегратор 20 в режиме интегрирование . Процесс интегрирования начинается в нем с последним перед концом периода Г

r импульсом частоты т.т и кончается с моментом прихода импульса конца периода 7 „, в данном случае на интеграторе 20. Кроме того, импульс конца периода Т» блок 12 управления входными и сбросовыми коммутаторами переводит в состояние, при котором она размыкает коммутатор li, и поэтому интегратор 20 начинает работать в виде памяти напряжения, величина которого пропорциональна времени между последним импуль"=oM E > и концом периода Т„ . В преобразователь 3 в то же время зафиксируется напряжение, пропорциональное времени от начала периода и до последнего в периоде Т„ импульса 1.„ . Интегратор

19 включается в работу только с приходом на блок 12 задержанного Т импульса конца периода из блока 15, задержанного на время, необходимое для осуществления режима сброс интегратора 19, при этом выключается коммутатор 21 и включается коммутатор 10, После поступления импульса Т„ на триггер 8 включается коммутатор 6 и выключается коммутатор 5 и формируется начало интервала 11, пропорционального f „, т.е. счетчик 7 начинает счет, кроме того триггер 8 разрешает блоку 9 управления коммутаторами перекрестных связей включение соответствующего коммутатора, в данном случае включается коммутатор 13 перекрестной связи.

При этом происходит следующее.

Преобразователь 3 через коммутатор 6 и 10 подключен ко входу интегратора 19, также как и выход интегратора 20 через коммутатор 13 °

Интегратор 19 работает теперь как интегратор — сумматор напряжения преобразователя 3 плюс выходное напряжение интегратора 20. С этого момента на интеграторе 19 происходит процесс преобразования напряжения, пропорционального периоду входного сигнала

Т „ и равного сумме напряжений от преобразователя 3 и интегратора 20 во временной интервал t, пропорциональный частоте входного сигнала..

636552

Как только выходное напряжение интегратора 19 сравнивается на элементе 23 с опорным от источника 4,,то элементом 23 выдается импульс, который поступает одновременно на блок 12 управления и триггер 8. Триггер 8 перебрасывается, что свидетельствует об 5 окончании формирования времени т, при этом он блокирует блок 9, что приводит к разрыву перекрестных связей, а также выключает коммутатор 6 и включает коммутатор 5. Блок 12 при поступлении это-10 го импульса производит переключение интегратора 19 в режим сброс (выключается коммутатор 10 и включается 21), а интегратор 20 переключается из режима памяти в режим интегрирование (включается коммутатор 11, коммутатор 22 остается выключенным) .

Время 1, начиная с момента прихода импульса Т на триггер 8 и до момента прихода импульса сравнения элемента 23 через элемент сборки 25 на выключение триггера 8 пропорционально величине частоты измеряемого сигнала.

3а это время 1 на счетчик 7 из блока

2 поступают импульсы частотой т о, величина которой выбрана таким образом, что показания счетчика равны величине частоты 1 измеряемого сигнала.

Так как процесс преобразования на; пряжения пропорционального Тz во временной интервал 1, пропорциональный30 частоте 1, происходит во время действия первого импульса 1 после конца период Т, то этот импульс блокируется блоком 15 и не является рабочим, однако происходит привязка им- 35 пульсов к началу нового периода. Поэтому интеграторы 19 и 20, а также .преобразователь 3 включаются в синхронизм с частотой 1 только со второго импульса т после конца периода Ту, при 40 т этом преобразователь 3 устанавливается сразу в состояние 2, так как первый импульс 1 им был пропущен.

Таким образом, в счетчике 7 индуци- 45 руется результат измерения частоты по первому периоду, а в преобразователе

3 .начинается процесс преобразования величины уже второго периода в напряжение с привязкой к началу второго пе-. риода,причем интеграторы 19 и 20 сно- 50 ва переходят в режим периодной работы с частотой 1 с одновременной коррекцией на протяжении почти всего периода Т и снова на каком-то из интеграторов зафиксируется в виде напряжения конец периода Т(неучтенный преобразователем 3. Далее другой интегратор перейдет в режим интегратора-сумматора и преобразует напряжение преобразователя

3 и первого интегратора-памяти во вре- 60 менной интервал, пропорциональный входной измеряемой частоте. Процесс будет продолжаться циклически и результат измерения будет обновляться каждый период. 65

Формула изобретейия

Устройство для измерения частоты, содержащее формирователь периода, источник эталонной частоты, первый вход которого подключен к первым входам двух элементов сравнения, вторые входы которых соответственно подключены к выходам интеграторов, параллельно которым включены коммутаторы сброса, управляющие входы которого соединены с первым и вторым выходами основного блока управления коммутаторами, третий и четвертый выходы которого подключены соответственно к управляющим входам двух входных коммутаторов, триггер, входы которого соединены с первым и вторым входами основного блока управления коммутаторами, а первый выход триггера подключен к первому входу счетчика импульсов, о т л ич а ю щ е е с я тем, что, с целью расширения частотного диапазона и повышения точности измерения, в него дополнительно введены цифро-аналоговый преобразователь, коммутатор преобразователя,коммутатор эталонной частоты, блок управления коммутаторами, два коммутатора перекрестных связей, элемент сборки, два элемента коррекции крутизны, блок автоматического выбора предела и полосы, блок опорной последовательности импульсов, блок коррекции крутизны, первый и второй входы которого соединены соответственно с третьим и четвертым входами основного блока управления коммутаторами с выходами элементов сравнения и со входами элемента сборки, выход которого подключен к первому входу триггера, второй вход триггера соединен с первым выходом блока опорной последовательности импульсов, второй и третий выходы которого соединены соответственно с третьим входом блока коррекции крутизны и с пятым входом основного блока управления коммутаторами, шестой вход которого соединен с первым входом блока опорной последовательности импульсов, с выходом формирователя периода и с первым входом блока автоматического выбора предела и полосы, первый и второй выходы которого подключены соответственно к третьему входу блока опорной последовательности импульсов и к четвертому входу блока коррекции крутизны, выходы которого соединены соответственно с первыми входами элементов коррекции, вторые выходы которых подключены к выходам входных коммутаторов и коммутаторов перекрестных связей, входы которых соответственно соединены через интегратор с выходами элементов коррекции и с выходами дополнительного блока управления коммутаторами непосредственно, входы которого подключены соответственно к третьему и четвертому выходам основного блока управ636552

Составитель В. Степанов

Техред Н.Анцрейчук Корректор П.Макаревич

Редактор Б.Павлов

Заказ 6933/36 Тираж 1070 Подписное

ЦНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035 Москва ж-35 Раншскан нао. а. 455

Филиал ППП Патент, r.Óæãoðîä, ул.Проектная, 4 ления коммутаторами, к первому входу триггера и к управляющему входу коммутатора преобразователя, выход которого соединен с выходом коммутатора эталонной частоты и со входами входных коммутаторов, причем вход коммутатора эталонной частоты соединен с первым выходом источника эталонной частоты, второй выход которого подключен через цифро-аналоговый преобразователь со входом коммутатора преобразователя и со вторым входом и третьим выходом 10 блока автоматического выбора гредела и полосы, четвертый выход которого соединен со вторым входом счетчика импульсов, при этом второй выход триггера подключен к управляющему входу коммутатора эталонной частоты.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР

9 189944, кл. g 01 П 36/03, 2. Патент Японии Р 48-16580, кл. 110 ОДО.