Устройство для моделирования сетевых графиков

Устройство для моделирования сетевых графиков

Иллюстрации

Показать все

Реферат

 

О и Й С A Н Й Е (ц зббз

ИЗОБРЕТЕМ ЙЯ

Союз Соеетскин

Социалистичемин

Республик 5l) Дополнительное к авт. свил-гу ¹422002 ! (22) Заявлена 25.04.77 (2t) 2478887/18-24 ! с присоединением заявки №(23) П иоритет

2 (5!) М. Кл

5 06 g 7/48

С 06 (5 7/122

Гасударственньй книнтнт

608етв Мнннираа 6Ю м днаи на5рнтнннй и атн и пнй (43) ()пУбликоваио0д 12 78 бюллетень №45 (53} ДК 681.ЗЗЗ (088,8) (46) Дата опубликования описания 15.12.78

А, Г. Додонов, О, Н, Голованова, Е. A. Рал

H. В, Федотов и В. В. Хаджинов

Институт электродинамики AH Украинской С (71) Заявитель (54) УСТРСЙСТБО ДЛЯ МОДЕЛИРОВАНИЯ

СЕТЕВЫХ ГРАФИКОВ

Изобретение относится к области вычислительной техники, а именно, к электронным моделирующим устройствам, и является усовершенствованием известного устройства, описанного в авт. св. И 422002, В основном изобретении по авт.св. 5

No. 422002 описано устройство для моделирования сетевых графиков, содержащее блок управлении, первый выход которого подключен к первому входу первого элемента ИЛИ блока формирования тополо- 10 гии, блок моделей ветвей по числу работ сетевого графика, каждая из которых выполнена в виде задатчиков адресов, выходами соединенных с элементами И, причем выход первого элемента И соединен с входом формирователя временных интервалов, вход второго элемента И соединен через инвертор с первым входом элемента

ИЛИ, к второму входу которого подключен выход второго элемента И, генератор импульсов, первый и второй выходы которого подключены соответственно ко второму входу первого элемента И каждой модели ветви и к первому входу первого элемента И блока формирования топологии, второй вход которого соединен с входом инвертора блока формировання топологии, каждая модель ветви содержит триггеры, входы которых соединены с формирователем временных интервалов, причем второй вход первого триггера подключен к первоI му входу второго элемента И, к второму входу которого и к третьему входу первого элемента И подключены выходы второго триггера, входы задатчиков адресов,. каждой модели ветви соединены с выходом первого элемента ИЛИ блока формирования топологии, содержащего второй элемент ИЛИ, подключенный через инвертор к второму элементу И, и последовательно соединенные третий элемент И и третий элемент ИЛИ, выход и вход которого подключены соответственно к входу н второму выходу блока управления причем первый выход генератора импульсов соединен с вторым входом второго элемента И блока формирования топологии, 636635

ВыхОд кОторОго подключен к входу фор мирователя временных интервалов каждой модели ветви, вход блока управления соединен с четвертым входом первого элемента И каждой модели ветви, выход 3 первого триггера каждой модели ветви подключен к входу второго элемента ИЛИ блока формирования топологии, а выход второго элемента ИЛИ каждой модели ветви соединен с входом третьего эле- © мента И блока формирования топологии.

Недостатком устройства являются большие затраты времени на модехярование адре сов, снижакпцие быстродействие устройства B целом, 53

Белью дополчительного изобретения является повышение быстродействия уст рОйстВа, Эта цель достигается путем сокрашения времени моделирования адресов, за счет последовательно-параллельного моделирования адресов, а именно, последоВательно по разрядам и параллельно по одинаковым разрядам всех адресов.

Для этого в каждую модель ветви дополнительно введены (К-1) пары дискретных линий задержки, где К вЂ” максималь ное число разрядов в адресе узлаи (K-1) элементов И, а в блок формированйя топологии дополнительно введены 39 (К -1) элементов И, (К-1} инверторов; (К-1) элементов ИЛИ, выход каждого из которых через инвертор подключен к первому входу соответствующего дополнительного элемента И блока формирования топологии, вторые и третьи входы которых соединены с первым и вторым входами первого элемента И блока формирования топологии соответственно, выходы дополнительных элементов И блока е формирования топологии подключены к входам соответствующих пар дополнитель ных дискретных линий задержки моделей ветвей, выходы первых дополнительных дискретных линий задержки каждой пары соединены с дополнительными входами первого элемента И соответствующей модели ветви, выходы вторых дополнительных дискретных линий задержки каждой пары соединены с дополнительными входами первого триггера соответствующей модели ветви и с первыми входами соответствуюmax дополнительных элементов И этой модели ветви, вторые входы которых соединеиы с выходом первого триггера этой

MoIIeBiH Ветъир третий вхОд дополнитель» ного элемента И модели ветви, кроме

IIepaore, соединен с Выходом предыдушего дополнительного элемента И этой модели ветви, выходы каждого из дополнительных элементов И модели ветви подключены ко входу соответствующего донолнительного элемента ИЛИ блока формирования топологии.

На фиг. 1 изображена функциональная схема устройства; на фиг. 2 - функциональная схема устройства для И =3; на фиг. 3 показан фрагмент сетевого графика, рассмотренный в качестве примера„

На фиг. 1 Обозначены . блок 1 моделей ветвей, блок 2 формирования топологии, блок 3 управления, генератор 4 импульсов. Каждая модель ветви содержит дискретные линии задержки (ДЛЗ) 5,6— задатчики адресов начального и конечноrо узлов соответственно, дополнительные дискретные линии задержки (ДЛЗ) 71, К-1

7 ... 7, формирователь 8 временных интервалов, триггеры 9, 10, элемент И

1 1, 12, дополнительные элементы И 1 31"

13@„и, инвертор 14, элемент ИЛИ

15, Блок формирован я топологии содержит элементы И 16, 17, 18, донолнительные элементы И 19 .... 19р ), элементы ИЛИ 20, 21,22, дополнительные элементы ИЛИ 231 ...... 23(, 1), инвертор

24, дополнительные инверторы 25 ......

25М-МРабота устройства рассматривается для схемы на фиг. 2 на примере фрагмента сетевого графика (фиг. 3). На фрагменте показаны 2 узла сетевого графика с ветвями, узлы показаны кружками, а ветви - стрелками, при этом адреса узлов (125 и 316) показаны в кружках, а номера ветвей проставлены над их изображениями. Пунктиром показаны ветви, которые окончились до рассматриваемого момента, а сплошными линиями (ветви

) показаны ветви, которые окончились одновременно в рассматриваемый момент. (ВетвиЬ,С,3,g,g еще не начались).

Пусть В качестве ЙЛЗ используются декадные счетчики импульсов с потенциальным Выходом! (далее упомянутые элементы будем называть счетчиками) .

Пусть, далее адреса узлов представлены в дополнительном коде (т.е. в счетчиках записаны числау дополнякпшие разряд ад» реса до полной еьихжти счетчика, т.е.

ДО 1О). Причем сотни записываются в

ДЛЗ первой пары, тогда первоначальное содержимое счетчиков соответствует таблице, 636635

Пусть В рассматриваемый момент времени содержимые счетчиков соответству- 2а ют таблице. Как отмечено выше, рассмотрение работы начинается с момента, когда одновременно окончились ветви. и > 1 которые окончились последними нз ветвей, входящих в узлы 125 и 316 (ветви показанные пунктиром на фиг. 3 окончились раньше). В момент окончания Вет вей установились в единицу триггеры 9 моделей ветвей и, 1 . Выходы триг геров 9 этих моделей ветвей через эле- Ж мент ИЛИ 2О и инвертор 24 запрещают поступление импульсов серии А на формирователи 8 Временных интервалОВ Всех моделей ветвей, эти же выходы обеспечивают разрешающий потенциал.на вто- -3"3 уых входах элементов И 131, И 132 моделей ветвей д,f, Единичный выход элемента ИЛИ 20 обеспечивает разрешающий потенциал па третьих входах элементов

И 1 9 <, И 19 g и на втором входе злемен- 6 та И 17, поскольку на выходах элемен,.гоа ИЛИ 23 <,23 единичных сигналов нет, на первые входы элементов И 191, И 19@, через ннверторы также подаются разрешающие потенциалы, н через элемен- <> ты И 17, ИЛИ 21, И 19, И 19 на входы счетчиков начинают поступать импульсы серии Б. После поступления одного импульса серии Б появляются сигналы на выходах счетчиков 7 ° (модель ветвей 5

Е

Е ю 1

С, d ), 72 (модель ветви 9 )> 7 q (модель ветвейД,Й ), 7 (модель ветви 4 ). Поскольку в каждой модели ветви элементы

И 131, И 13, собраныпопрнорнтетнойсхеме (с прноритетомдля с.гаршего разряда), то эдиничныйсигнал появится только на выходе элемента И 13 модели ветви a.. Через элемент ИЛИ 23 и инвертор 25 этот сигнал запретит поступление импульсов серии Б на Выход элемента И 19, а значит, и на входы всех счетчиков старшег6 разряда (т. е. счетчиков 7, 7 }. Булевой сигнал на выходе элемента И 131 модели ветви 1 запрещает появление едиьичиого сигнала на выходе элемента

И 13 модели Ветви

Импульсы серии Б продолжают поступать HB ВхОды счетчикоВ десягеОВ и AH ° ниц. После следующего импульса серии

Б появляется сигнал на первом входе элемента И 13< модели ветви 0 единичный сигнал на выходе элемента И 1Лу той же модели ветви разрешает появленю этого сигнала на выходе элемента

И 13у, который через элемент ИЛИ 23, инвертор 2, элемент И 1 9 занрео Г,.Я Ф шает поступление импульсов серии Б на входы с етчиков десятков всех моделей ветвей (т.е. на все элементы 71, 2 g ). -дновременно единичные сигналы появляются на выходах элементов 7 1

2 моделей ветвейЬ,С, (3 . В дальнейшем импульсы серии Б поступают только на счетчики 5, 6. Через три импульса серии Б появляется сигнал на выходе счет чика 6 модели ветви O и счетчиков 5 моделей ветвей Ь,С J3.

Так как ветвь С(оканчивается последней в узле 125, то на выходе элемента И 18 формируется единичный сигнал„ который через ИЛИ 22 поступает на входы элементов 11 всех моделей ветвей, так как на выходах счетчиков 5, 71, 7 2 моделей ветвей 5, C 3 присутствуют единичные сигналы, то на всех входах элементов 11 этих моделей ветвей присутствуют единичные сигналы, которые через элементы И 11 поступают на формирователи B упомянутых моделей ветвей, тем самым эти формирователи подготавлива отся к отсчету импульсов серии А . По совпаденко единичиык сигналов с выходов счетчиков 6, 7, 7 модели ветви

Я, С1 сбрасывается в нуль триггер 9 упомянутой модели, тем самым запрещая в дальнейшем появление единичных сигналов на выходах элементов И 131, И 132 той же модели. Таким образом, сигналы снимаются с Входов (а следовательно

Ф с выходов) элементов ИЛИ 231, 232, поэтому через инверторы 251, 252 посгупают ра"-решающие сигналы на первые входы элементов И 191, 192.Так как на выходе элемента ИЛИ 20 по-прежнему присутству единичный сигнал (триггер

9 модел;. ветви (. находится в единнч636635 ном состоянии), то импульсы серии Б поступают на выходы элементов И 17, ИЛИ 21, и 1Q И 19 и, следовательно, на входы всех счетчиков. Через восемь импульсов серии Б (считая с момента Я установки в ноль триггера 9 модели ветви g появится единичный сигнал на выходе элемента И 131 модели ветви х который разрешит в дальнейшем появление сигнала на выходе И 13 той же мо,; 16 дели ветви и через элемент ИЛИ 23 и инвертор 251запретит подачу импульсов серии Б на все счетчики старшей декады.

Лалее процесс продолжается анино.-инно, а именно производится отсчет десятков, М затем единиц адреса узла 316. Ко -да на

) 4 )

ВыхоДах счетчиков o. (g 7 МОДели ветви $ появятся единичные сигналы, такие же сигналы появятся на Выходах счетчиков 5, 7, 7„моделей .Ветвей 26

Я и, и . Так как на Остальных входах элементов И 1 1 уцомянутьи моделей также будут единичные сигналы, то последние появятся:"; на выходах элементов

И 11 моделей ветвей о, g подготавлиВая 23 тем самым формирователи 8 этих моделей к отсчету импульсов серии А, Поскольку после этого единичные сигналы на выходах элемента ИЛИ 20 Отсутствуют, на третьи Входы элементов И 19,, О

1 9 на второй вход И 1 7 подаются е эапрешаюшие потеншиалы„а на вхсд И 16 через инвертор 24 r-сдается разрешаюший потенциал, импульсы серии Б не поступают на модели ветвей и начинают поступать "3 импульсы серии А на те формирователи 8, иа которые было цодано разрешение с Выхода элемента И 1 1„соответствуюшей мо» дели ветви.

Технико-экономическая эффективность @ изобретения заключается в повышении быстродействия устройства по основному изобретению. А именно, для устройства, рассчитанного на моделирование сетевых графиков с максимальным числом узлов

999, скорость формирования топологии возрастает в 33, 3 раза (так как максимальное число импульсов серии Б, которое необходимо для моделирования адреса„ в устройстве по основному и допол- + нительному изобретениям равно сосгветственюо 999 и 39). Как уже Отмечалось ььзше Время решения задачи устройством равно сумме двух временных интервалов, каждый иэ которых определяется суммарным числом импульсов серии А и Б сосггветственно, поступивших в блок моделей ветвей, начиная с момента пуска, до момента окончания работы.

Формула изобретения

Устройство для моделирования сетевых графиков по авторскому свидетельству И 422002, О т л и ч а ю щ е ес я тем, что, с целью повышения быстродействия, в каждую модель ветви ДОполнительно введены (К -1) парыдискретных линий задержки, где К вЂ” максимальное число разрядов в адресе узла и (K-1) эдессе нтов И, а в блок формирования топологии дополнительно введены (K-1 } элементов И, (К-1 ) инверторов, (К-1) элементов ИЛИ, выход каждого из которых через инвертор подключен к первому входу соответствуюшего дополнительного элемента И блока формирования топологии, вторые и третьи входы которых соединены с первым и вторым входами первого элемента И блока формирования топологии соответственно, выходы дополнитЬльных элементов И блока формирования топологии подключены к входам соответствуюших пар дополнительных дискретных линий задержки моделей ветвей, выходы первых дополнительных дискретных линий задержки каждой пары соединены с дополнительными входами первого элемента И соответствуюшей модели ветви, выходы вторых дополнительных дискретных линий задержки каждой пары соединены с дополнительными входами первого триггера соответствуюшей модели ветви и с первыми входами соответствуюших дополнительных элементов И этой модели ветВЫ, вторые входы которых соединены с выходом первого триггера этой модели ветви, третий вход дополнительного элемента И модели ветви, кроме первого, соединен с выходом предыдушего дополнитель ного элемента И этой модели ветви, вы ходы каждого из дополнительных элементов И модели ветви подключены ко входу соответствуюшего дополнительного элемента ИЛИ блока формирования топологии.