Устройство для синхронизации двоичных сигналов

Устройство для синхронизации двоичных сигналов

Иллюстрации

Показать все

Реферат

 

ОЦИСАЛИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Союз Советских ., Ссщиалистических

Реснубпик (Я) Дополнительное к авт. свид-ву (22) Заявлено03,0576 (2()2355375/ 18-09 с присоединением заявки Ж— (23) Пргоритет— (43) Опубликовано 051278.Бюллетень №45 (45) Дата опубликования описания 06.1278 (51) M. Кл.

Н 04 1г 7/04

Государственный комитет

Совета Мин истров С С С Р по делам изобретений и открытий (53) УДЫ

621.394.662 (088.8) (72) Авторы изобретения

В. П. Савин и С. Т. Киров! - 1.(( (73) Заявитель (54) УСТРОЙСТВО ДЛЯ СИНХРОНИЗАЦИИ

ДВОИЧНЫХ СИГНАЛОВ

Изобретение относится к радиотехнике и может быть использовано в системах связи, предназначенных для передачи дискретных сообщений, в телеграфии и в системах с импульсно6 кодовой модуляцией.

Известно устройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого. подключен к счетному входу делителя частоты, и выделитель фронтов, выход которого подключен к входу фазового дискриминатора fl) .

Однако в известном устройстве недостаточные помехозащищенность и точность синхронизации.

Цель изобретения †повышение помехозащищенности и точности синхро- низации.

Для этого в устройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого подключен к счетному входу делителя частоты, и выделитель фрон-ов, выход которого подключен к входу фазо25 вого дискриминатора, введены два двухразрядных регистра сдвига, дополнительный выделитель фронтов, два элемента И и элемент ИЛИ. При этом первый и второй выходы фазового дискриминатора подключены соответственно к входам первого и второго двухразрядных регистров сдвига, прямой и инверсный выходы которых подключены соответственно к первому и второму входам первого и второго элементов И,. третьи инверсные входы которых соединены соответственно с прямыми выходами второго и первого двухразрядных регистров сдвига. К управляющим входам первого и второго элементов И и к входу обнуление первого и второго двухразрядных регистров сдвига подключен выход делителя частоты через дополнительный выделитель фронтов, причем выходы первого и второго элементов И через элемент ИЛИ подключены к первому управляющему входу делителя частоты, к второму управляющему входу которого подключен выход первого элемента И.

На чертеже изображена структурная электрическая схема предлагаемого устройства.

Устройство для синхронизации двоичных сигналов содержит: задающий генератор 1, выход которого подключен к счетному входу делителя .частоты 2, и выделитель фронтов 3, выход которого подключен к входу фазового дискримина636813 тора 4; два двухразрядных регистра сдвига 5 и б; дополнительный выделитель фронтов 7, два элемента И 8, 9 и элемент ИЛИ 10, Первый и второй вы,ходы фазового дискриминатора 4 подключены соответственно к входам первого и второго двухразрядных регистров сдви-5

ra 5, 6, прямой и инверсный выходы которых подключены соответственно к первому и второму входам первого и второго элементов И 8, 9, третьи инверсные входы которых соединены соответ- 10 ственно с прямыми выходами второго и первого двухразрядных регистров сдвига 5, 6. К управляющим входам первого и второго элементов И 8, 9 и * к входу обнуление первого и вто- 15 рого двухразрядных регистров сдвига

5, б подключен выход делителя частоты 2 через дополнительный выделитель фронтов 7, причем выходы первого и второго элементов И 8, 9 через эле- 20 мент ИЛИ 10 подключены к первому управляющему входу делителя частоты 2, к второму управляющему входу которого подключен выход первого элемента И 8.

Устройство работает следующим образом. Последовательность высокочастотных импульсов частоты 1 = КВ (где

 — скорость передачи двоийных сигналов, К вЂ” коэффициент деления делителя частоты 2) с выхода задающего генератора 1 поступает на счетный вход делителя частоты 2. С входа устройства на вход выделителя фронтов 3 поступает сигнал данных. Сигнал с выхода выделителя фронтов 3, длительностью в один период высокочастотного 35 колебания задающего генератора 1,определяющий значащий момент. сигнала данных, поступает на вход фазового дискриминатора 4, на другой вход которого поступает сигнал типа меандр 40 с выхода последнего разряда делителя частоты 2.

Таким образом, на одном выходе фазового дискриминатора в течение интервала вРемени, равного длительности 45 единичного элемента, будут проходить сигналы выделителя фронтов 3, когда на другом его входе присутствует потенциал логической единицы, и соответственно на другом выходе — когда при- 50 сутствует потенциал логического нуля.

Двухразрядные регистры сдвига 5, б выполняют функцию памяти прихода значащих моментов данных на интервале .отставания или интервале опережения соответственно.

В исходном состоянии сигналом,поступающим на входы обнуление двухразрядных регистров сдвига 5, б с выхода дополнительного выделителя фронтов 7, на вход которого поступа- 60 ет сигнал с выхода последнего разряда делителя частоты 2, устанавливается состояние .00 . двухразрядные регистры сдвига 5, 6 осуществляют последовательную запись 65 логической диницы со сдвигом только при наличии потенциала логической едi. ницы на их входах.

Таким образом, при поступлении первого сигнала на входе в двухразряд ном регистре 5 или 6 устанавливается состояние 01, при поступлении вто рого сигнала состояние 11, которое сохраняется независимо от поступления следующих сигналов вплоть до последующего обнуления .

Элементы И 8, 9 совместно с двухРазрядными регистрами сдвига 5, б определяют достоверность предыдущего единичного элемента сигнала данных.

Сигналы с прямого выхода первого разряда и с инверсного выхода второго разряда двухразрядных регистров сдвига 5, б поступают на первый и второй вход элементов И 8, 9 соответственно, на третьи входы которых поступают инверсные сигналы с выхода первого разряда двухразрядных регистров сдвига 5, 6 соответственно, и на четвертые входы которых поступает сигнал обнуление с выхода дополнительного выделителя фронтов 7 сигнала.

Сигналы с выходов элементов И 8,9 поступают на входы элемента ИЛИ 10, с выхода которого сигнал поступает на управляющий вход делителя частоты

2 и устанавливает его в режим управления деления. B случае истинности переключательной функции на выходе элемента И 8 сигнал поступает на управляющий вход делителя частоты -2, устанавливая его в режим деление с добавлением импульсов. При отсутствии сигнала на управляющем входе делителя частоты 2 устанавливается режим деление с вычитанием импульсов.

Таким образом, при приходе достоверного единичного элемента и наличии расстройки фазы происходит ее коррекция с коррекционным шагом, равным одному периоду высокочастотного колебания задающего генератора.

В предложенном устройстве помехозащищенность и точность синхронизации по сравнению с известным лучше.

Формула изобретения

Устройство для синхронизации двоичных сигналов, содержащее задающий генератор, выход которого подключен к счетному входу делителя частоты, и выделитель фронтов, выход которого подключен к входу фазового дискриминатора, о т л и ч а ю щ е е с я тем, что, с целью повышения помехозащищенности и точности синхронизации, введены два двухразрядных регистра сдвига, дополнительный выделитель фронтов, два элемента И и элемент ИЛИ,при этом первый и второй выходы фазового дис криминатора подключены соответственно

636813

10 юылод вяЫ д

Составитель Г. Серова

Техред K.Ãàâðîí Корректор И. Гоксич

Редактор И. Карпас

Заказ 6971/50 Тираж 763 Подписное

LIHHHIIH Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035, Москва, Ж-35, Раушская наб., д. 4/5

Филиал 1IПП Патент, г. Ужгород, ул. Проектная, 4 к входам первого и второго двухразрядных регистров сдвига, прямой и инверсный выходы которых подключены соответственно к первому и второму входам первого и второго элементов И,третьи инверсные входы которых соединены соответственно с прямыми выходами второго и первого двухразрядных регистров сдвига, а к управляющим входам первого и второго элементов И и к входу обнуление первого и второго двухразрядных регистров сдвига подключен выход делителя частоты через лополнительный выделитель фронтов, причем выходы первого и второго элементов И через элемент ИЛИ подключены к первому управляющему входу делителя частоты, ко второму управляющему входу которого подключен выход первого элемента И.

Источники информации, принятые во внимание при экспертизе:

1.Авторское свидетельство СССР

У 403096, кл. H 04 L 7/10, 1972.