Устройство для восстановления информации

Устройство для восстановления информации

Иллюстрации

Показать все

Реферат

 

О Il И C А Н И Е < 637863

ИЗОБРЕТЕН ИЯ

Со1оа Советских

Сюцмалмстммескмк

Республик (6)) Дополнительное к авт. свид-ву (22) Заявлеио24,09.73 (21) 1961351/18-24 с присоединением заявки № (23) Приоритет (43) Опубликовано 15.12.785юллетень № 46 (45) Дата опубликования описания18,12.78 (5l) М. Кл

С 11 С 7/OQ (53) УДК 681.327..66(088 8) Госуаврствеииый комитет

Совета ееииистров СССР оо делам иэобретений и открытий

В. E. Хавкин и Б. В, Барашенков (72) Авторы изобретения (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ВОССТАНОВЛЕНИЯ ИНФОРМАЦИИ

Изобретение огносится к вычислительной технике, в частности к запоминающим устройства м.

Известны устройства для восстановления информации оперативных ззпоминаюпсих устройств на МЛП болыпих интегральных схе5 мах динамического типа, которые содержат мультивибратор, счетчик адресов регенерации, коммутатор адресов и элементы логических схем (! j. Известные устройства для восстановления информации характеризукгт. ся принудительной регенерацией через рав- 1о ные промежутки времени без учета характера адресации в предшествующее время.

Наиболее близким к изобретению является устройс.тво для восстановления HHформации, содержащее коммутатор адреса, соответствуюгцие входы которого сое15 дннены с выходами счетчика адреса и выходами блока управления счетчиком адреса, другие Bhiходы которого подключены к соответствуloièèм вхоллм счетчика адреса и блока разрешения (2 . Это устройство обеспечинзет IlpHH)äè<ельнуN) регенерацию во всех ячейках пзмяги ЗУ. н< зависимо от содержащейся в них и<«ф< рмац«и по истечении <п<ределеl

МО112ЬИ(. из-за наличия принудительных циклов восстановления.

Цель изобретения состоит в сокращении числа циклов восстановления. В описываемом устройстве это достигается тем, что оно содержит блок памяти, блок начальной установки, элемент И и дешифратор, входы которого подключены к выхода м ком мутатора адреса, а выходы — к первы 4 входам блока памяти, вторые входы которого соединены с блоком начальной установки, а выходы через элемент И -- с блоком разрешения н блоком управления счетчиком адреса, который соединен с блоком начальной установки, выход которого соединен со входом блока разрешения.

На чертеже представлена структурная схема описываемого устройства.

Оно содержит блок j начальной установки, блок 2 разрешения, дешифратор 3. элементы 4 памяти, <>брззуюцпн блок памяти, элемент И 5, коммутатор 6 здрс< а, счетчик 7 адреса, блок 8 управ.«н«н счетчи637863 ком адреса. Ня герт< ме поз. 9 и О показаны в х оды элементов I l a ÷ ï è.

В режиме начальной устalloBKM при включ IIHH питания на выходе блока 1 устянавJlивяется потенциал, обеспечивающий запись информации во все элементы 4, количество которых равно количеству строк (координят Х) в матрице ЗУ. После записи информации на выходе элемента И 5 устанавливается потенциал, который соответствует разрешению обращения к оперативному запоминающему устройству (ОЗУ).

При подаче на вход устройства первого импульса запроса этот сигнал разрешает прохождение запроса в ОЗУ. По окончании импульса запроса со входов 9 элементов 4 снимается управляющий потенциал, и состояние элементов памяти в дальнейшем опре. деляется выборкой соответствующего выхода дешифратора 3, а прохождение импульсов запроса на выходы ОЗУ зависггг только от отсутствия необходимости регенерации в ОЗУ. Поскольку элементы 4 сохраняют полученный заряд в течение некото-, рого времени, на выходе элемента И 5 сохраняется потенциал, обеспечивающий разрешение обращения к ОЗУ. После начальной установки и прохождения запроса к

ОЗУ устройство находится в состоянии готовности к работе с ЭВМ. коммутатор 6 обеспечивает прием ànреса на входы ОЗУ, а также на входы дешифратора 3, и запрещает прием кода адреса от счетчика 7, поэтому на выходах коммутатора присутствует код адреса от ЭВМ. Блок 2 формирует сигнал разрешения обращения.

При каждом обращении к ОЗУ для считывания или записи происходит автоматическое восстановление информации во всех элементах памяти соответствующей строки

ОЗУ. При этом происходит также подзаряд элемента памяти и этой же строки в устройстве восстановления информации.

Если при решении ЭВМ задачи время между выборками каждой строки матрицы памяти ОЗУ не превышает допустимого времени хранения информации, то прерывание обращений к ОЗУ не потребуется, и потеря времени ня восстановление отсутствует. Если это условие не соблюдается илн задача решается с использованием только части

ОЗУ (по строкам), то по прошествии времени, равного времени храпения информации в элементах 4, происходит разря,й емкосги в одном илн нескольких нз них. В этом слу гяе на выходе элемента И 5 появля«тся такой потенциал, который через блок 2 запрещает обращение к ОЗУ от ЭВМ, а через блок 8 и коммутатор 6 --- подачу кода адреса от ЭВМ. Одновременно происходит запуск блока 8 управления счетчиком адреса, который через коммутатор б начинает подавать на адресные входы ОЗУ и дешяфратора 3 последовательные коды адресов восстановленяя. В то же время от блока 8 через блок 2 яа входы ОЗУ начинают поступать импульсы запроса при восстановлении с максимальной для данного типа ОЗУ частотой.

После окончания полного цикла работы счетчика 7 заканчивается регенерация информации в ОЗУ и элементах 4 памяти, и на выходе элемента 5 устанавливается потенциал, разрешающий обращение к ОЗУ от ЭВМ.

Описываемое устройство позволяет получать выигрыш в быстродействии связанного с ним ОЗУ в результате сокрагцеяия числа циклов восстановления.

Формула изобретения

Устройство для восстановления информации, содержащее коммутатор адреса, соответствующие входы которого соединены с выходами счетчика адреса и выходами блока управления счетчиком адреса, другие выходы которого подключены к соответствующим входам счетчика адреса я блока разреше. ния, отличающееся тем, что, с целью сокращения числа циклов восстановления, оно содержит блок памяти, блок начальной установки, элемент И и дешифратор, входы которого подключены к выходам коммутатора адреса, а выходы — к первым входам блока памяти, вторые входы которого соединены с блоком начальной установки, а выходы через элемент И вЂ” с блоком разрешения и блоком управления счетчиком адреса, который соединен с блоком начальной установки, выход которого соединен со входом блока разрешения.

Источники информации, принятые во вни мание при экспертизе:

1. «Электроника», 1971, ¹ 8, с. 37- — 38.

2. «Вычислительная техника». Экспрессинформация, вып. 25, 1972, с. 8---11.

Составитель В. Фролов

Р диктор Л. Тюрина Техред О. Луговая Корректор А. Кравченко

Лала 7124/42 Тираж 675 Подписное

111!ИHli!4 Государственного комитета Совета Министров СССР оо делам изобретений и открмгнй

i 3035, Москва, )K-35. Рау инска я наб., д. 4/5

Филиал !11!П «(1атент>, г. Ужгород, ул. Проектная, 4