Постоянное запоминающее устройсство

Постоянное запоминающее устройсство

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВМДВТИЛЬСТВУ (6!)дополнительное к авт. свил-ву(22) Заявлено 25.02,77 (Я) 2457292/18-24 ,. с присоединением заявки № (23) Приоритет(43) Опубликовано 1 5-12.78.Бюллетень ¹46 (45) Пата опубликования описания 18.12,78 (iii637869

Союз Советских

Социалистических

Республик (Ы) М. Кл

- Ф, -0 l l С 1 7/00

Гаеудзрствааьй камитат

Сомта Манаатрав СССР аа,аалам кзабретанай а аткРжтмй (53) УДК 628.327. .6(088,8) К. Г. Вълков, А. B. Городний, B. И. Корнейчук, С. И. АлтУкейли í H. П. Миргородскаа .„ и 1

{72) Авторы изобретения

1 Слой. -сЬ !. Ä4

Еневский ордена Ленина поаитехнический институ имени 50-детин Великой Октябрьской сониапис (71) Заивнтель (54) ПОСТОЯННОЕ ЗАПОМИНЛКЗШЕЕ УСТРОЙСТВО

Изобретение относится к вычислительной технике и может быть использовано в цифровых вычислительных машинах и приборах.

Известны постоянные запоминающие устройства, одно из которых содержит числовые блоки с большим числом прошитых сердечников, характеризующихся низкой надежность о, большой потребляемой мощностью и большой неравномерностью нагрузки на адресные шины jl j. Наиболее близким к изобретению техническим решением является постоянное запоминающее устройство, со,держащее дешифратор адреса, подключенный к накопителю, выходы которого подключены к одним из входов сумматоров по модулю два, блок местного управления и информационные шины j2j. Это известное устройство характеризуется большим числом элементов связи, используемым при реализации накопителя, большой разрядностью накопителя н низкой надежностью.

Целью изобретения является повышение надежности. В предлагаемом устройстве это достигается тем, что оно содержит регистры адреса, счетчик импульсов н элементы И, входы которых соединены с ннформационными шинами, с одними нз регистров адреса, подключенных к другим регистрам адреса и с одним из выходов блока местного управления, другие выходы которого через соответствующие регистры адреса подключены к сумматорам по модулю два, а соответствующие входы и выходы блока местного управления через счетчик импульсов соединены с выходами элементов И.

На чертеже представлена блок-схема предлагаемого устройства.

Оно содержит дешифратор адреса l, накопитель 2, выходы которого подключены к одним из входов сумматора 3 по модулю два. Одни из выходов блока 4 местного управления подключены к регистрам 5 адреса, входы блока 4 соединены через счетчик

6 импульсов с элементами И 7.

Обычно накопитель ПЗУ в интегральном исполнении представляет собой матрицу, so всех точках пересечения адресных и разрядпых шин которой есть элемент связи, т. е. записаны единицы. В зависимости от конкретной информации, записанной в накопителе, в местах записи нулей элементы связи уннчтожаютси. На практике при изготовлении матрицы возникают отказы типа «Ге6:37869 нератор О» или «Генератор 1». Условный

«нулевой» отказ имеет место при одинаковых направлениях возникшего дефекта . и записываемой информации (т. е. имеется отказ типа «Генератор О» и записывается

«О» или отказ типа «Генератор 1» и записывается «1») и «единичный» отказ при разных направлениях отказа и записываемого типа.

«Нулевые» отказы в традиционных структурах ПЗУ не оказывак>т влияния, однако при наличии «единичных» отказов матрица бракуется. Для «маскирования» влияния

«единичных» отказов необходимо проинвертировать значение записываемых в этих местах разрядов. Так как в предлагаемом устройстве есть возможность инвертировать ко- ды исходной информации по двум диагоналям, то можно маскировать отказы разного типа и тем самым использовать матрицы со значительными отказами. Исходная информация преобразуется сначала с целью сок2О ращения числа элементов связи накопителя

2, потом исходя из возникших отказов использованной матрицы накопителя снова преобразуют информацию с целью «маскирования» возникающих отказов. В результате этих обработок информации получают такие коды чисел, на которые возникшие отказы не влияют, и сокращается число единиц.

На входы лешифратора 1 поступает код адреса,.по которому производится обращение к накопителю 2; на выходах накопите- ЗО ля 2 получают преобразованный код; числа записаны по этому адресу.

В одних из регистров адреса, подключенных к выходам блока местного управления, записаны дополнительные разряды по первым и вторым диагоналям.

Считанный кол из накопителя 2 поступает на входы сумматоров 3. На входы сумматоров необходимо подавать также значение тех лополнительных разрядов по первым и вторым диагоналям, которые использованы ло для преобразования кода этого числа. Для этой цели код алреса, по которому производится считывание из накопителя 2, определяет, какое число слвигов необходимо произвести в лругих регистрах а71реса 5.

:3апись информации в регистры 5 осуществляется по сигналу Bûëà÷è кола, поступающего из блока 4 местного управления. Одновременно с этим производится запись кода адреса через элементы И 7 в счетчик 6 импульсов, В регистрах алреса выполняются сдвиги соответственно вправо или влево до тех пор, пока код в счетчике

6 не станет равным «0».

Г1оследовательные операции сдвига в регистрах 5 и вычитание единицы в счетчике

6 осуществляются путем подачи сигналов из выходов блока 4 местного управления.

После выполнения указанных операций на выходах регистра 5 получают коды дополнительных разрядов по первой и второй диагоналям, которые были использованы при преобразовании кода считанного числа. Эти колы суммируются в сумматоре 3 по модулю два со считанным из накопителя 2 кодом и на выходе получаем код.

Формула изобретения

Постоянное запоминающее устройство, содержащее дешифратор адреса, подключенный к накопителю, выходы которого подключены к одним из входов сумматоров по модулю лва, блок местного управления и и нформа ционные шины, отличаюи ееся тем, что, с целью повышения надежности устройства, оно содержит регистры адреса, счетчик импульсов и элементы И, входы которых соединены с информационными шинами, с одними из регистров à <реса, подключенных к другим регистрам адреса, и с одним из выходов блока местного управления, другие, выходы которого через соответствующие регистры адреса подключены к сумматорам по модулю два, а соответствующие входы и выходы блока местного угравления через счетчик импульсов соединены с выходами элементов И.

Источники информации, принятые во внимание при экспертизе:

1. Авторское свидетельство СССР № 371616, кл. G 11 С 1? 00, 1970.

2. Авторское свидетельство СССР № 376808, кл. G 11 С 17/00. 1971.

Составитель Л. Амусьева

Редактор Л. Тюрина Техред О. Луговая Корректор А. Кравченко

Заказ 7124/42 . Тираж 675 Подписное

ИНИИПИ Государственного комитета Совета Министров СССР по делам изобретений и открытий

113035. Москва, Ж-35, Раушская иаб. д. 4/5

Филиал ППП кПатентэ, г. Ужгород, ул. Проектная, 4