Полупостоянное запоминающее устройство

Полупостоянное запоминающее устройство

Иллюстрации

Показать все

Реферат

 

ОП ИСАНИЕ

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Соаэ Советских

Соцл а лист имеооа

Реслублмн

<» 639618 (6l) Дополнительное к авт. свил-ву— (22) Заявлено 11.04.77(2t) 2476436/18-24 с присоединением заявки № (23) Приоритет— (43) Опубликовано 25.12.78 юллетень ¹47 (45) Дата опубликования описания 27.12.78 (5%) М. Кл.

Q 1l С 11/00

Гвсударствехник кеатет

Совете Мкнкстрвв СССР ев делам кзебретекек и еткрмткк (53) УЙК 681.327, .66 (088.8) (72) Авторы изобретения

К. И. Диденко, К. Г. Карнаух, А. Н. Кэнарев, Г. Н. Полященкэ, А. A. Ручинский и И. С. Шандрин

Специальное конструктэрскэе бюро систем автоматического управления (73) Заявитель (54) ПСЛУПОСТОЯННОЕ ЗАПОМИНАЮЩЕЕ

УСТРО ЙСТ ВО

Изобретение относится к автэматике и вычислительной технике.

Известно пэлупостоянное запоминающее устройство (ППЗУ), которое служит для хранения и выдачи содержащейся в нем постоянной информации. Это устройство по- 5 строено с использованием запоминаю них ячеек на биполярных транзисторах Ilj.

Наиболее близким к изобретению является полупостоянное запоминающее устройство, содержащее матричный накопитель, вертикальные шины которогэ соединены с выходами формирователя импульсов считывания и выходными шинами, и шину нулевого потенциала (21.

Однако такое устройство эбладает сравнительно большэй электрической емкостью

«оординатных шин. При матричном спэсобе построении ППЗУ, который является наиболее оптимальным с точки зрения аппаратур . 20 ных затрат, возникает необходимость параллельного соединения координатных шин отдельных накопителей, что увеличивает их входную емкость и снижает тем самым быстродействие устройства.

Белью изобретения является повышение быстродействия устройства.

Это достигается тем, что устройство содержит элемент НЕ и переключательные элементы, первые входы которых соединены с выходами формирователя импульсов считывания, вторые входы — с выходом элемента НЕ, вход которого подключен к входу формирователя импульсов считывания, а выходы переключательных зпемвнтов соединены с шиной нулевого потенциал а

На чертеже дана структурная схема предлагаемого устройства.

Устройство содержит формирователь импульсов считывания 1, выходы которого соединены с вертикальными шинами матричного накопителя 2. Вход формирователя импульсов считывания соединен с входэм элемента HE 3, выход которого сое дннен со вторыми входами переключатель639018

3 ход

Юируюис

4> 306k/

Координотнив мгам строк

UHHHHH Заказ 7290/40 Тираж 675 Подписное

Филиал ППП. Патент, r, Ужгород, ул. Проектная,4 ных элементов 4, выход которых соединен с шиной 5 нулевого потенциала.

Устройство работает следуюшим образом.

На выбранную в зависимости от адреса информационного слова, содержащегося в цамяти, координатную шину подается потенциал с шины 5 нулевого потенциала устройства. Со стробируюшего входа устрой- 1о ства поступает стробируюший импульс на формирователь импульсов считывания 1, который формирует на rl своих выходах импульсы считывания, подаваемые на соответствующие одноименные вертикальные 1$ шины всех накопителей 2, а также на первые входы переключательных элементов

4. Проинвертированный элементом HE 3 стробируюший импульс подается на вторые входы переключательных элементов 4, ко- ро торые на время действия этого импульса отключают вертикальные шины от шины 5.

По окончании действия стробируюшего импульса заряд, накопленный параллельно соединенными вертикальными шинами накопи- 2$ телей 2, разряжается на шину 5 через переключательные элементы 4. Амплитуда импульсов считывания, поступающих на выходов устройства, определяет информацию, содержащуюся в считанном И вЂ” 30 разрядном информационном слове.

Таким образом, наличие элемента HE u переключательных элементов, через которые производится снятие заряда, накопленного параллельно соединенными шинами накопителя, позволяет сократить период следования импульсов считывания на время разряда входной емкости накопителей через формирователь импульсов считывания, что повышает быстродействие устройства.

Формула изобретения

Полупостоянное запоминающее устройство, содержашее матричный накопитель, вертикальные шины которого соединены с выходами формирователя импульсов считывания и выходными шинами, и шину нулевого потенциала, о т л и ч а ю ш е е с я тем, что, с целью повышения быстродейст вия устройства, оно содержит элемент

HE и переключательные элементы, первые входы которых соединены с выходами формирователя импульсов считывания, вторые входы - с выходом элемента НЕ, вход которого подключен к входу формирователя импульсов считывания, а выходы переключательных элементов соединены с шиной нулевого потенциала.

Источники информации, принятые во внимание при экспертизе:

1. Брик Е. А. Техника ПЗУ. М., "Советское радио, 1973.

2. Авторское свидетельство СССР

N 519760, кл. 5 11 С 11/40 1973.