Квадратор п-разрядных двоичных чисел

Иллюстрации

Показать все

Реферат

 

ОПИСАНИЕ

ИЗОБРЕТЕН Ия

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ!! 64029I

Сава Советских

Социалистических

Республик (G1) Дополнительное к авт. свид-ву (22) Заявлено 19.10.77 (21) 2531746/18-24 с присоединением заявки !»!е— (23) Приоритет (43) Опубликовано 30.12.78. Бюллетень л!е 48 (45) Дата опубликования описания 30.12.78 (51) Ч. Кл."6 Обг 7//38

Государственный комитет

СССР по делам изобретений и открытий (53) УДК 681.325 (088,8) (72) Авторы изобретения A. В. Бирюков, Г, М. Левин, В. A. Очеретнюк и В. М. Хуторецкий (71) Заявитель (54) КВАДРАТОР и-РАЗРЯДНЫХ ДВОИЧНЫХ ЧИСЕЛ

Изобретение относится к вычислительной технике и может быть использовано в специальных вычислительных устройствах.

Известно устройство для получения квадратов чисел в двоичном коде (1). Квадратор содержит два счетчика, два сумматора, триггер и четыре элемента совпадения. Логическая схема, выполненная на элементах совпадения и триггере, и организация соединений выходов счетчиков с входом сум- )p маторов обеспечивает квадрирование чисел, поступающих н а вход устройства.

Недостатком этого устройства является низкое быстродействие, обусловленное представлением входного числа в унитар- 1,-. ном коде.

Из известных устройств для возведения в квадрат двоичных чисел наиболее близким к изобретению по техническому существу является множительное устройство 2!! (2), используемое в качестве квадратора /ãразрядных двоичных чисел и содержащее сумматор, элементы И, регистр числа, выход каждого i-ro разряда которого соединен с первыми входами элементов И. 25

Это устройство имеет ряд недостатков: избыточное число элементов И, образующих частичные произведения; избыточный объем сумматора для параллельного с, loжепия всех чисел /астич ых произведений; Зо навысокое быстродействие, которое ограничивается избыточным временем образования суммы и переносов в сумматоре.

Цель изобретения — упрощение устройства и повышенис его быстродействия.

Указанная цель достигается тем, что выход каждого i-ro разряда (/=1 — /t) регистра числа подключен к входу (2i — 1)-го разряда сумматора, выходы и вторые входы элементов И соединены соответственно с входами разрядов сумматора с (i+1)-ro no (2t — 1)-й и с выходами разрядов с 1-го по (i — 1)-й регистра числа.

На чертеже приведена функциональная схема квадратора /l.-разрядных дзоичпых чисел.

Она содержит регистр 1 числа, сумматор 2, элементы И 3.

Работает устройство следующим ооразом.

Квадрпрусмое число в параллельном двоичном коде задается в регистр 1 числа. В элементах И 3, подсоединенных первыми входами и выходу каждого i-го разряда регистра числа, образуются частичные произведения цифры i-го разряда на цифры в предыдущих младгппх разрядах квадрпруемого шсла. В сумматоре 2 производится суммирование одноименны.» (с одинаковым вес/!»!) I an! t! nt!!>/ » Про!!Звсде/! и и и n no а, 640291

1 1

1 1

У.

1 1 1

4 — 4 4 — 3 4 — 2

1 1

3 — 4 3 — 3

2 — 4

1 — 3

1 — 4

1 1

О 1 1

4 — 3 4 — 4

1 О О О

- — 1

1 1 О О

3 — 2 3 — 1

0 О 1 О

2 — 1

0 0

1 1 О

1 0

1 О

У результата с

1 — 1, 2 — 2, 1 О введенного в сумматор 2 с регистра 1. На выходе сумматора 2 образуется в параллельном двоичном коде результат квадрнровання числа, установленного на регистре 1.

Алгоритм работы квадратора двон шых чиссл рассмотрим на конкретном примеПод каждым частичным произведением указаны номера разрядов множителя и множимого, из цифр которого оно образованоо.

При возведении числа в квадрат операцию умножения можно существенно упростить. Действительно, частичные произведения 1 — 2 и 2 — 1, 1 — 3 и 3 — 1, 1 — 4 и 4 — 1, 2 — ЗиЗ вЂ” 2,2 — 4 и4 — 2,3 — 4и4 — Ç,образованные разноименными разрядами сомноудвоение полученной суммы, что позволит учесть частичные произведения 1 — 2, 1 — 3, 1 — 4,2 — 3,2 — 4и 3 — 4, 1 О О О 1

1 О О О 1 1 0 О суммирование полученного частичными произведениями

3 — 3,4 — 4

1 О 0

0 1 1 0 0

1 О 1 О 1

3 — 3 2 — 2 1 — 1

1 1 1 О О 0 О 1

Этот алгоритм н реализован в квадраторс двоичных чисел. Образование частнчре — возведении в квадрат десятичного числа 15, представляемого в двоичном коде числом «1111». Квадрат числа может быть получен умножением двух одинаковых чи5 сел. Умножение в двоичном коде выглядит следующим образом:

4 — 1

1 1

3 — 2 3 — 1

1 1 1

2 — 3 2 — 2 2 — 1

1 1 1 1

О О О 1 жителей, равны, частичные произведения

1 — 1, 2 2, 3 — 3, 4 — 4, образованные одно10 именными разрядами сомножителей, равны цифре в соответствующем разряде квадрируемого числа. Следовательно, операцию квадрирования можно представить следующим образом:

15 выделение частичных произведений 2 — 1, 3 — 1, 3 — 2, 4 — 1, 4 — 2, 4 — 3 и их суммирование с учетом веса. разрядов ных произведений на выходе элементов И достигается организацией соединений вы20 ходов разрядов регистра числа и входов элементов И. Указанные частичные произведения со сдвигом на один разряд в сторону увеличения веса подаются на входы сумматора 2, что эквивалентно удвоению

25 вводимых чисел. В сумматоре производится с учетом веса сложение удвоенных частичных произведений и частичных произведений, образованных разрядами сомножителей. Ввод последних в сумматор обеспечи30 вается организацией соединений выходов регистра со входами сумматора.

Эффективность предлагаемого устройства в сравнении с прототипом достигается за

35 счет существенного упрощения устройства и повышения сго быстродействия.

640291

Формула изобретения

Со--:»í;òcëü И. Шелобапов»

Редактор И. Грузова Текред А. Камышникова Корректоры: Л. Брахнин» и О. Тюрина

Заказ 2221,8 Изд. ¹ 783 Тираж 799 Подписное

11Г10 Государственного комитета СССР по делам изобре1ени11 и озкрытип

113035, Москва, 7К-35, Раушская паб., д. 4 5

Ти огр:t()ll», пр. Сапуllo», I, 2

Квадратор и-разрядных двоичных чисел, содержащий сумматор, элементы И, регистр числа, выход каждого i-го разряда которого соединен с первыми входами элементов И, отличающийся тем, что, с целью упрощения устройства и повышения его быстродействия, выход каждого i-ro разряда (i=1 — и) регистра числа подключен к входу (2i — 1)-го разряда сумматора, выходы и вторые входы элементов И соединены соответственно с входами разря6 дов сумматора с (i+1)-го по (2i — 1)-й и с выходами разрядов с 1-го по (i — 1)-й регистра числа.

Источники информации, 5 принятые во внимание при экспертизе

1. Авторское свидетельство СССР

¹ 269603, кл. G 06F 7/38, 1968.

2. Слежановский О. В., Бирюков A. В. и

Хуторецкий В. М., Устройства унифициро10 ванной блочной системы регулирования дискретного типа (УБСР-Д). М., «Энергия», с. 256, 1975.