Устройство для деления -разрядных чисел

Устройство для деления -разрядных чисел

Иллюстрации

Показать все

Реферат

 

t t) 640293

ОПИСАНИЕ

ИЗОБРЕТЕНИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ

Cow Советских

Социалистических

Республик (61) Дополнительное к авт. свид-ву (22) Заявлено 22.11.76 (21) 2422044/18-24 с присоединением заявки М (23) Приоритет (43) Опубликовано 30.12.78. Бюллетень ¹ 48 (45) Дата опубликования описания 30.12.78 (51) А1. Кл.з

G 06F 7/52

Государственный комитет (53) УДК 681.325 (088.8) по делам изобретений и открытий (72) Авторы изобретения В. В. Ефремов, Л. К. Золотков, В. T. Пивоваров, 10. К. Романов и В. Е. Серпевцев (71) Заявитель (54) УСТРОЙСТВО ДЛЯ ДЕЛЕНИЯ и-РАЗРЯДНЫХ ЧИСЕЛ

Изобретение относится к вычислительной технике и предназначено для реализации операции деления одного числа на другое.

Известно устройство для деления частоты следования импульсов на неправильную дробь;(1), содержащее счетчик, дешифратор, блок ключей. Недостатком известного устройства является ограниченная область его применения. Наиболее близким к изобретению по технической сущности явля- 10 ется устройство (2), содержащее регистр делителя, группу элементов И, счетчик, элемент ИЛИ, блок ключей, сумматор, преобразователь прямого кода в дополнительный, дешифратор, регистр, причем первая 15 информационная шина устройства соединена со входом регистра и преобразователя прямого кода в дополнительный, выход которого соединен со входом регистра делителя, выходы которого связаны с первыми входами элементов И группы, вторые входы которых соединены с выходами счетчика, а выходы элементов И группы соединены со входами элемента ИЛИ, выход которого соединен с первым входом сумма- 2,-, тора, второй вход которого связан со второй информационной шиной устройства, выходы регистра соединены со входами дешифратора, выходы которого соединены с первой группой входов блока ключей; вы- З0 ходы счетчика являются выходами устройства.

Недостатком известного устройства является низкое быстродействие.

Целью изобретения является повышение быстродействия устройства. С этой целью в пего введена группа элементов ИЛИ, причем вторая группа входов блока ключей соединена с выходом сумматора, выходы блока ключей соединены с первыми входами элементов ИЛИ группы, вторые входы которых, кроме элемента ИЛИ, соответствующего младшему разряду счетчика, соединены с выходами счет гика, а выходы элементов ИЛИ группы подключены и соответствующим входам счетчика.

Функциональная схема устройства для деления и-разрядных чисел представлена на чертеже.

Устройство содержит регистр 1 делителя, преобразователь прямого кода в дополнительный 2, группу элементов И 3, элемент

ИЛИ 4, сумматор 5, регистр б, дешифратор 7, блок ключей 8, группу элементов

ИЛИ 9, счетчик 10, первую и вторую информационные шины устройства 11, 12.

Работает устройство следующим образом.

После сброса в «О» счетчика и регистров устройства в регистр 6 записываегся код

640293 (2)

/ = Я (log,gi,+ 1.

Из уравнения (2) следует

2"- (g= 2, (3) что свидетельствует о том, что число импульсов с выхода сумматора при одном 30 входном импульсе делимого нс превышает 2.

Действительно, при х= l 2" — (у(2" из выражения (1) 1<а <2.

Таким образом, быстродействие предлагаемого устройства не зависит от разрядности устройства деления и в худшем случае составит Т= (1+1,)а =1+1„2, т. е. по 40 сравнению с быстродействием известного устройства Tmlll) (1+4) 2" (где t3 — время задержки, t — длительность импульсоь) оно увеличивается в 2" — .

Съем результата при x)g осуществляет- 45 ся с выхода старшего разряда счетчика умножителя в виде число-импульсного кода х а= —. В случае деления с остатком а отУ и ношение — записывается в позиционном

)I коде в счетчике умножителя. При х(у весь результат деления записывается в счетчик умножителя в позиционном коде. Поскольку младшему разряду кода числа, записанного в Й-разрядном счетчике, соответствует (л — k+1)-ый разряд п-разрядного счетчика умножителя, последующему разряду — (n — И+2)-ый разряд и т. д. до п-ого разряда, код результата деления не зависит х от k и его численное значение равно 2"

V х 1

Действительно, при n= 10, =- — чисV делителя у. Одновременно в регистр 1 через преобразователь кодов 2 записывается дополнительный код числа у, т. е. 2" — у, где и — число разрядов регистра 1. Затем на шину 12 подается число импульсов х, рав- 5 ных делимому.

Импульсы с выхода сумматора 5 через замкнутые контакты одного из ключей блока 8 и через один из элементов ИЛИ 9 поступают на вход соответствующего разря- 10 да счетчика 10. В общем случае, если имеется п-разрядное устройство деления, младшим разрядом счетчика двоичного умножителя является (n — k+ 1) -ый разряд.

Поскольку в операции деления использу- 15 ются лишь последние k разрядов регистра делителя, дополнительный код делителя у, используемый при операции деления, запишется в виде 2" — У и число импульсов на выходе сумматора составит 20 а =2 (1)

2 — (2 — у) ленное значение кода должно быть равно

512, что соответствует логической «1» на выходе 10-го разряда счетчика и логическому «О» на остальных разрядах. Если х1 ——

60; у1 — — 120, то число разрядов, участвующих в делении, равно 2 (logq 120)+1=

= 7, rIplilieM Bblxog сумматора 5 II0 1o 1éется ко входу 4-ro разряда счетчика 10.

Число импульсов с выхода сумматора согласно (1) равно 64. Следовательно, логическая «1» запишется в IO-ом разряде. При х — — 120, у2 — — 240 выход сумматора подключается по входу 3-го разряда, число импульсов с выхода сумматора равно 128 и логическая «1» также запишется в 10-ом разряде счетчика.

Таким образом, независимо от величины х ц при неизменном отношении —, резульV х тат деления равен 2".—

Формула изобретения

Устр ойств о для деления и-р азрядных чисел, содержащее регистр делителя, группу элементов И, блок ключей, счетчик, элемент

ИЛИ, сумматор, преооразователь прямого кода в дополнительный, дешифратор, регистр, первая информационная шина устройства соединена со входами регистра и преобразователя прямого кода в дополнительный, выход которого соединен со входом регистра делителя, выходы которого соединены с первыми входами элементов И группы, вторыс входы последних связаны с выходами счетчика, а выходы элементов

И группы соединены со входами элемента

ИЛИ, выход которого связан с первым входом сумматора, второй вход которого соединен со второй информационной шиной устройства, выходы регистра связаны со входами дешифратор а, выходы которого соединены с первои группой входов блока ключей, выходы счетчика являются выходами устройства, отличающееся тем, что, с целью повышения оыстродействия, в него введена группа элементов ИЛИ, причем вторая группа входов блока ключей соединена с выходом сумматора, выходы блока ключей соединены с первыми входами элементов ИЛИ группы, вторые входы которых, кроме элемента ИЛИ, соответствующего младшему разряду счетчика, соединены с выходами счетчика, а выходы элементов ИЛИ группы подключены к соответстьующим входам счетчика.

Исто пинки информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 392498, кл. G 06F 7/52, 1973.

2. Авторское свидетельство CCCI3

¹ 484519, кл. G 06F 7/39, 1975.

640293 (Г, . остави ела А. > ткии

Коррскторвп Л. Степанова и Е, Хмелева

Тскред А. Камышиикова

Редактор В. Легятов

Типография, пр. Сапуя, 2

Заказ 2827/18 11зд. М 783 Тираж 821 Подписное

1!ПИ Госуд«рствсп. ого комитета СССР по делам изобрсте ий и открытий

11303>, Москва, Ж-35, Раушская наб., д. 4,5