Цифровой интегратор
Патент 640331
Авторы
Классы МПК
Цифровой интегратор
Иллюстрации
Реферат
ОПИСАНИЕ
ИЗОБРЕТЕН ИЯ
К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ ((() 64O33I
Со(оз Советских
Социалистических
Республик ((i l ) ) j() (l (!. (! ((! e. (, ((() e к;(! )1 . с ьч(; (- (р, (22) 3;) я!)л(ll() 20.07.77 (2! ) 2500-105/18-24 (")1) М. Ел. -
G 06J 1/02 с присоединением заявки ¹â€” (53) УДК, 681.14 (088.8) (43) Опубликовано 30.12.78. Бюллетснь № 48 (45) Дата опубликования описания 30.12.78 по делам изобретений и открытий (72) Авторы изобретения (71) Заявитель
С. И. Дубинин, М. С. Миримова и M. А. Рабинович
Ордена Октябрьской Революции всесоюзный государственный проектно-изыскательский и научно-исследовательский институт энергетических систем и электрических сетей «Энергосетьпроект» (,1) 1i È ФР(!13(1И И11 1 1 1 РА1()1
Государственный комитет
1) (((>1) ((гс г
Изобрстенис относится к технике цифровой обработки сигналов, а именно,к способам н ус(ро((с(вам цифрового интегрированияя.
Известен цифровой интегратор (1), на 5 вход которого поступает последовательность отсчетов интегрируемой функции, Недостатки известного устройства — значительная конструктивная с.(ожпость, а также сильно ограниченный формат представления отсчс- 10 тов подинтсгра (b(IQII функции.
Наиболее близким по технической сущности к изобретению является цифровой интегратор (2), содержащий входной регистр, вход которого является входом интегратора, 15 а выход подключен к первому входу первого сумматора, и второйсумматор, выходкоторого является выходом интегратора.
Однако значения интегрируемой функции не могут превышать половину динамическо- 20 го диапазона представления чисел.
Цель изобретения — расширение функциональных возможностей за счет расширения динамического диапазона представления чисел. Поставленная цель достигается 25 тем, что в интегратор введены регистр переполнения, первый и второй регистры сдвига, причем первый выход первого сумматора подключен к входу регистра переполнения, первый в!.(хо)т которого соединен с 30 первым входом второго сумматора,;! второй выход- с первым вхотоз! первого регистр<(, первый выхо (псрвого рс(истра подключен через первый регистр сдвига к второму входу второго сумматора н через второй регистр сдвига к второму входу первого сумматора, который соединен двусторонн(!м(! связямн Г первым peг((стром, нь!— ход второго сумматора соединен с входом второго регистра, выход которого подключсн к трстьсму B oäó второ(.о сумматора.
Блок-схема цифрового интегратора представлена па чертежс.
Интегратор содержит входной регистр 1, сумматоры 2, 3, регистры 4, 5, регистр переполнения 6, регистры 7, 8 сдвига.
Интегратор работает следующим образом.
Поступающие в регистр 1 значения подинтегральной функции в сумматоре 2 складываются с числом, храня(цих(ся в регистре
4. В регистре 6 проверяется произошло ли переполнение. Если псреполнення не произошло (регистр переполнения 6 равен нулю, то результат суммирования записывается в per(стр 4, и интегратор переходит к обработке следующего значения интегрируемой функции. В том случае, когда происходит псреполнеHèå в сумматоре 2 (рсгистр переполнения равен еднницс). содср>кимос
640331
Формула изобретения г 1!
1 г
J ! !
L к —
i.. !
Составитель Н. Палеева
Техред С. Антипенко
Редактор В. Левитов
Корректоры: О. Тн)рина и Е. Хмелева
Заказ 2219/17 Изд. № 781 Тира)к 799 Подписное
1-1ПО Государственного комитета СССР пс делам изобретений и открытий
113035, Москва К-35, Раушская иаб., д. 4/5
Тиисгра(1)ия, Ilp. Сапунова, 2 регистра 4 делится в регистре 7 на 2" и складывается в сумматоре 3 с содержимым регистра 5, и результат записывается в регистре 5. Кроме того, остаток содержимого регистра 4, получаемый в регистре 8, скла- 5 дывается в сумматоре 2 с содержимым входного регистра 1.
Использование первого сумматора с регистром переполнения нс означает увели кння разрядности представления информа- 10 ции, поскольку разрядность регистров хранения информации не увеличена.
Б предлагаемом устройстве возможный диапазон представления чисел — отсчетов интегрируемой функции равен +- (2) — 2"), 15 т. е. выше, чсм в известном устройстве, Цифровой интегратор, содержащий вход- 20 ной регистр, вход которого является входом интегратора, а выход подключен к первому входу первого сумматора, и второй сумматор, выход которого является выходом lnтсгратора, отл и ч а ю щийс я тем, что, с 25 целью расширения функциональных возможностей за счет расширения динамического диапазона представления чисел, в интегратор введены регистр переполнения, первый и второй регистры сдвига, причем первый выход первого сумматора подключен к входу регистра переполнения, первый выход которого соединен с первым входом второго сумматора, а второй выход--с первым входом псрвого регистра, первый выход первого рсгистра подключен через первый регистр сдвига к второму входу второго сумматора и через второй регистр сдвига к второму входу первого сумматора, который соединен двусторонними связями с первым регистром, выход второго сумматора соединен с входом второго регистра, выход которого подкл1очсн к третьему входу второго сумматора.
Источники информации, прннятыс во вниман ie при экспертизе
1. Лвторское свидетельство СССР № 357570, кл. G 06F 15/36, 1972.
2. Заявка ФРГ № 2138211, кл. G 06J 1/02, 1976.