Аналоговое запоминающее устройство

Аналоговое запоминающее устройство

Иллюстрации

Показать все

Реферат

 

Ы . о л и 1-м = и-:к-:е4ьаозтз

Союз Советских

Социалистических

Республик

ИЗОБРЕТЕН ИЯ

К АВТОРСКОМУ СВИДЕТЕЛЬСТВУ (61) Дополнительное к авт. свид-ву (22) Заявлено 16.08.74 (21) 2053186/18-24 с присоединением заявки ¹â€” (23) Приоритет (43) Опубликовано 30.12.78. Бюллетень ¹ 48 (45) Дата опубликования описания 30.12.78 (51) М. 1 л.зС 11 С 27, 00

Государственный комитет

СССР ло делам изобретений и открытий (53) УДЫ 681.327.66 (088.8) (72) Авторы изобретения

В. Г. Демидов и В. И. Гершов (71) Заявитель (54) АНАЛОГОВОЕ ЗАПОМИНАЮЩЕЕ УСТРОЙСТВО

Изобретение относится к аналоговым запоминающим устройствам и может быть использовано при построении фазометров, работающих в области инфранизких частот.

Известны запоминающие устройства, поз- 5 воляющие запомнить текущее значение периодической функции (1).

Наиболее близким к предлагаемому техническим решением является аналоговое запоминающее устройство, содержащее два 10 амплитудных детектора, одни выходы которых подключены к первому входу сумматора, второй вход которого соединен с шиной нулевого потенциала, первые входы амплитудных детекторов подключены ко входу 15 устройства. Это устройство позволяет запоминать и хранить максимальное из прошедших значений периодической функции (2).

Известные устройства не позволяют с до- 20 статочной точностью запоминать постоянную составляющую, имеющуюся в периодическом синусоидальном сигнале.

Цель изобретения — повышение точности работы устройства. 25

Поставленная цель достигается тем, что устройство содержит блок динамической памяти, два элемента задержки и два элемента управления, входы которых соединены с другими выходами соответствущих ампли- 30 тудных детекторов, выходы элементов управления подключены к одному из входов блока динамической памяти и через соответствующие элементы задержки соединены со вторыми входами соответствующих амплитудных детекторов, выход сумматора соединен с другим входом блока динамической памяти, выход которого подключен к выходу устройства.

Блок-схема устройства приведена на чертеже.

Аналоговое запоминающее устройство содержит блок динамической памяти 1, сумматор 2, амплитудный детектор 3, включающий в себя компаратор 4, запоминающий конденсатор 5, ключ 6 установки в нулевое состояние и буферный усилитель 7; амплитудный детектор 8, включающий в себя компаратор 9, запоминающий конденсатор 10, ключ 11 установки в нулевое состояние и буферный усилитель 12; два элемента управления 13 и 14, два элемента задержки 15 и 16, шину 17 нулевого потенциала, вход 18 и выход 19 устройства.

Устройство работает следующим образом.

При появлении на входе 18 устройства положительной полуволны напряжения амплитудный детектор 3 отслеживает напряжение на входе до момента перехода входного

640373 сигнала через экстремум. В момен" перехода входного сигнала через экстремум компаратор 4 перебрасывается из положительного состояния в отрицательное, при этом амплитудный детектор 3 переходит в режим хранения и помнит значение положительного экстремума входного сигнала. Одновременно элсмент управления 13, соединенньш своим входом с выходом компаратора 4, формирует управляющий импульс, поступающий на управляющий вход блока динамической памяти 1. В блоке 1 записывается значение положительного экстремума, пересчитанного через коэффициент передачи сумматора 2, Импульс, сформированный элементом управления 13, поступает также через элемент задержки 16 на ключ 11 и устанавливает амплитудный детектор 8 в нулевое состояние. В момент перехода входного сигнала через нулевое значение в отрицательную область компаратор 9 амплитудного детектора 8 перебрасывается из положительного состояния в отрицательное, и амплитудный детектор 8 начинает отслеживать значение сигнала на входе. В момент перехода входного сигнала через экстремум компаратор 9 перебрасывается из отрицательного состояния в положительное, амплитудный детектор 8 переходит в режим хранения, при этом на выходе у него сохраняется значение отрицательного экстремума. В момент перехода компаратора 9 из состояния отрицательного в положительное элемент управления 14, соединенный своим входом с выходом компаратора 9, формирует управляющий импульс, который поступает на управляющий вход блока 1 динамической памяти, а также через элемент задержки 16 на ключ 6. При этом в блоке 1 динамической памяти записывается разность экстремумов входного сигнала. Через время задержки управляющий импульс, поступающий на ключ 6, возвращает амплитудный детектор 3 в нулевое состояние, подготовив его к записи следующего значения положительного экстремума входного сигнала.

Таким образом, происходит периодическое обновление значения экстремумов, запоминаемых в амплитудных детекторах 3 и 8.

Кроме того, в момент прохождения каж5

50 дога из экстремумов в блоке 1 динамической памяти происходит перезапись разности абсолютных значений положительного и отрицательного экстремумов, т. е. на выходе блока 1 динамической памяти напряжение равно значению постоянной составляющей, присутствующей во входном сигнале.

Время выхода аналогового запоминающего устройства на нормальный режим работы не более одного периода входного сигнала.

Предлагаемое устройство позволяет с большой точностью выделить и запомнить значение постоянной составляющей, присутствующей во входном синусоидальном сигнале, и использовать его в схемах фазометров для компенсации постоянной составляющей в измеряемом инфранизкочастотном синусоидальном сигнале, не внося при этом дополнительных фазовых сдвигов в измеряемый сигнал.

Формула изобретения

Аналоговое запоминающее устройство, содержащее два амплитудных детектора, одни выходы которых подключены к первому входу сумматора, второй вход которого соединен с шиной нулевого потенциала, первые входы амплитудных детекторов подключены ко входу устройства, о т л и ч а ю щ е еся тем, что, с целью повышения точности работы устройства, оно содержит блок динамической памяти, два элемента задержки и два элемента управления, входы которых соединены с другими выходами соответствующих амплитудных детекторов, выходы элементов управления подключены к одному из входов блока динамической памяти и через соответствующие элементы задержки соединены со вторыми входами соответствующих амплитудных детекторов, выход сумматора соединен с другим входом блока динамической памяти, выход которого подключен к выходу устройства.

Источники информации, принятые во внимание при экспертизе

1. Авторское свидетельство СССР № 290248, K)I. G 06G 7/04, 1969.

2. Проектирование и применение операционных усилителей под ред. Дж. Грема и др. М., «Мир», 1974, с. 389.

640373

Г

2 1,у

l ! ! л ! 1 ! Г да

Г )

78 г !

81

1 !

1

L

Составитель В. I åðøîü

Техред А. Камышникова

Редактор В. Левятов

Корректор А. Степанова

Заказ 2359/16 Изд. № 806 Тираж 692 Подписное

НПО Государственного комитета СССР по делам изобрстеиий и открытий

113035, Москва, Ж 35, Раушская наб., д. 4/5

Типография, пр. Сапунова, 2